形成鳍式场效应晶体管的方法
【专利摘要】本发明提供了一种形成鳍式场效应晶体管的方法，包括如下步骤：提供一半导体衬底，刻蚀半导体衬底以形成若干鳍状立柱；沉积栅电极材料层将鳍状立柱和半导体衬底暴露的表面予以覆盖；制备一硬掩膜层将一预设区域中的栅电极材料层的表面进行覆盖；制备一牺牲层，将预设区域中栅电极材料层顶部平面以上的硬掩膜层予以去除，以保留该预设区域中鳍状立柱两侧的硬掩膜层；利用该预设区域中栅电极材料层两侧的硬掩膜层作为刻蚀掩膜，对该预设区域中的栅电极材料层以及鳍状立柱进行刻蚀，以将该预设区域中鳍状立柱两侧的栅电极材料层断开为两个独立的部分。本发明通过引入SiN作为硬质掩膜，使得不同组的Fin形成不同的高度，用于后续photo的自对准。
【专利说明】形成鳍式场效应晶体管的方法
【技术领域】
[0001]本发明涉及半导体制备领域，具体涉及一种用于形成鳍式场效应晶体管的方法。
【背景技术】
[0002]随着半导体技术的不断发展，传统的平面性器件已经不能满足人们对高性能器件的需求。FinFET (Fin Field -Effect Transistor,鳍式场效应晶体管)是一种立体型器件，包括在衬底上竖直形成的鳍以及与鳍相交的堆叠栅。这种设计可以大幅改善电路控制并减少漏电流(leakage)，也可以大幅缩短晶体管的闸长。
[0003]在一些工艺中，需要将FinFET的两个栅极分开以分别形成驱动栅(drive gate)和控制栅(control gate)。
[0004]图1A所示为FinFET分离前的状态，两端为器件的源端(source，S)和漏端(drain, D)，栅极电极(G)与覆盖在鳍状结构(Fin)之上，并通过一栅氧化层进行隔离。图1B为将图1A所示的FinFET的两个栅极分开后的示意图，顶部的栅电极被去除，进而形成了相对而言独立的驱动栅(drive gate)和控制栅(control gate),进而实现将图1C的控制模式转换为图1D的控制模式。
[0005]目前有两种途径将FinFET两侧的栅电极分开，一种是用化学机械研磨将Fin顶端的栅极去掉，参照图2A - 2B所示，在包含有埋氧层(B0X)2和衬底I的半导体衬底之上形成有若干凸起的鳍状立柱3，在鳍状立柱3顶部还制备有阻挡层(stopper) 4，栅电极材料层5覆盖在鳍状立柱3、阻挡层4以及暴露的半导体衬底的上表面，通过CMP (ChemicalMechanical Polishing,化学机械研磨)对栅电极材料层进行研磨，并以阻挡层4为研磨终止层，从而形成图2B所示的结构，但此方法很难将4T -FinFET和3T - FinFET整合到一起。
[0006]另一种方法是增加一道光罩，参照图3A - 3B所示，在栅电极材料层5上涂覆一层光阻6,籍由光刻工艺将指定的Fin顶端的栅极刻蚀掉,但此方法对于图案的al ignment (对齐)是一个巨大的挑战，在关键尺寸较小的FinFET器件中并不适用。
【发明内容】
[0007]本发明提供了一种形成鳍式场效应晶体管的方法，其中，包括如下步骤:
[0008]提供一半导体衬底，刻蚀所述半导体衬底以形成若干鳍状立柱；
[0009]沉积栅电极材料层将所述鳍状立柱和半导体衬底暴露的表面予以覆盖；
[0010]制备一硬掩膜层将一预设区域中的所述栅电极材料层的表面进行覆盖；
[0011]制备一牺牲层，所述牺牲层的上表面与所述硬掩膜层的顶部平面齐平，将所述预设区域中栅电极材料层顶部平面以上的硬掩膜层予以去除，以保留该预设区域中鳍状立柱两侧的硬掩膜层；
[0012]利用该预设区域中栅电极材料层两侧的硬掩膜层作为刻蚀掩膜，对该预设区域中的栅电极材料层以及部分鳍状立柱进行刻蚀，并暴露出所述鳍状立柱，以将该预设区域中鳍状立柱两侧的栅电极材料层断开为两个独立的部分。
[0013]上述的方法，其中，所述方法还包括:
[0014]在所述鳍状结构顶部制备一保护层，所述保护层材质为SiN或S1N。
[0015]上述的方法，其中，所述硬掩膜层为SiN。
[0016]上述的方法，其中，所述硬掩膜层的厚度不小于10nm。
[0017]上述的方法，其中，所述半导体衬底为SOI晶圆。
[0018]上述的方法，其中，所述半导体衬底为体硅晶圆。
[0019]上述的方法，其中，所述鳍状立柱两侧的栅电极材料层断开的两个部分分别为控制电极和驱动电极。
[0020]上述的方法，其中，形成控制电极和驱动电极之后，还包括移除依次移除牺牲层和硬掩膜层的步骤。
[0021]上述的方法，其中，所述牺牲层为光刻胶或氧化层。
[0022]上述的方法，其中，当所属牺牲层为氧化层时，利用CMP工艺使所述氧化层上表面与所述硬掩膜层的顶部平面齐平。
【专利附图】
【附图说明】
[0023]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
[0024]图1A -1B所示为将FinFET的栅极断开前后的示意图；
[0025]图1C -1D对应IA -1B的电路控制模式图；
[0026]图2A - 2B为现有技术中采用CMP工艺将Fin两侧的栅电极分隔的示意图；
[0027]图3A - 3B为现有技术中借助光刻工艺将Fin两侧的栅电极分隔的示意图；
[0028]图4A - 4G为本发明提供的一种形成鳍式场效应晶体管的方法的流程图。
【具体实施方式】
[0029]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0030]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0031]本发明提供了一种用于形成鳍式场效应晶体管的方法，具体如下。
[0032]首先，参照图4A所示，提供一半导体衬底100，刻蚀该半导体衬底100以在其顶部形成若干鳍状立柱101，如图4A所示。可选但非限制，该半导体衬底100为体硅晶圆(S1- wafer)或者SOI (Silicon On Insulator)晶圆。所谓SOI晶圆即是顶层娃和底部衬底之间引入了一层埋氧化层(BOX)。需要注意的是，当采用SOI晶圆时，仅仅对顶部硅进行刻蚀鳍状立柱101，也即鳍状立柱101位于埋氧层之上。例如在图4A中，101可以为埋氧层，
[0033]具体的，形成鳍状立柱101的步骤包括:涂覆光刻胶覆盖在半导体衬底100的表面，之后借助一具有若干开口图案的光罩进行曝光显影工艺，以在光刻胶中形成若干开口，之后利用具有开口团的光刻胶对半导体衬底100进行刻蚀，形成若干凸立的鳍状立柱101。相关光刻的具体为本领域技术人员所公知，在此不予赘述。
[0034]其中，在本发明中，在形成轄状立柱101后，还可在各轄状立柱101顶部制备一保护层(图中未示出)。该保护层的材质为SiN或S1N，以在后续过程中起到对鳍状结构101的保护作用。
[0035]之后，参照图4B所示，沉积栅电极材料层102将鳍状立柱101和半导体衬底100经刻蚀后暴露的表面予以覆盖。可选但非限制，可选用多晶硅(poly-Si)作为上述的栅电极材料层102,同时在一些可选的实施例中，该栅电极材料层102可具有掺杂类型。
[0036]参照图4C所示，制备一硬掩膜层103将一预设区域的栅电极材料层102的表面进行覆盖。具体的，形成硬掩膜层103的步骤包括:沉积一半导体材料层将栅电极材料层102的表面完全覆盖，之后进行光刻工艺和刻蚀工艺，将部分区域的半导体材料层予以去除，进而形成覆盖在部分区域的栅电极材料层的表面的硬掩膜层103，从而形成图4C所示之结构。可选但非限制，可选用SiN或者S1N来作为硬掩膜层103 (也即半导体材料层)。之所以采用氮化硅或者氮氧化硅作为硬掩膜层，是由于该等材质相比较栅电极材料层的刻蚀比较小，可起到保护栅电极材料层的作用，这会在下文会有相关描述。可选但非限制，硬掩膜层103的厚度不小于5nm。
[0037]参照图4D?4E所示，制备一牺牲层104，牺牲层104的上表面与硬掩膜层103的顶部平面齐平，之后将预设区域中栅电极材料层102顶部平面以上的硬掩膜层103予以去除，以保留该预设区域中鳍状立柱101两侧的硬掩膜层103。
[0038]在本发明一可选的实施例中，上述牺牲层104的可为光刻胶(PR)或氧化层。当采用氧化层作为牺牲层104时，可通过沉积S12之后进行CMP研磨，以使得其顶部平面与硬掩膜层103的顶部平面齐平，如图4D所示。
[0039]在本发明一可选的实施例中，可借助光刻和刻蚀工艺将预设区域中栅电极材料层102顶部平面以上的硬掩膜层103予以去除，如图4E所示。如图4E所示。
[0040]利用预设区域中鳍状立柱101两侧的剩下的硬掩膜层103作为刻蚀掩膜，对该预设区域中的栅电极材料层102以及鳍状立柱101进行刻蚀，并暴露出鳍状立柱101，以将该预设区域中鳍状立柱101两侧的栅电极材料层断开为两个独立的部分，在刻蚀过程中，由于两侧硬掩膜层103的存在，可以不需要利用光刻工艺，进而以自对准的方式刻蚀形成图4F所示的结构，之后依次移除剩余的牺牲层104和剩余的硬掩膜层103的步骤，形成图4G所示结构，将预设区域中的鳍状立柱101两侧的栅电极材料层102划分为控制电极102A和驱动电极102B。
[0041]之后进行栅极图案的定义和后续工艺，在此不予赘述。
[0042]综上所述，由于本发明采用了如上技术方案，在对栅电极材料层进行刻蚀前，现在非刻蚀区域制备一层硬掩膜层，利用硬掩膜层来作为刻蚀停止层，一方面可避免非刻蚀区域的栅电极材料层避免受到刻蚀损伤，另一方面成功的将4T - FinFET和3T - FinFET整合在一起，优点是自对准。本发明通过引入SiN作为硬质掩膜，使得不同组的Fin形成不同的高度，用于后续photo的自对准。
[0043]以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【权利要求】
1.一种形成鳍式场效应晶体管的方法，其特征在于，包括如下步骤: 提供一半导体衬底，刻蚀所述半导体衬底以形成若干鳍状立柱； 沉积栅电极材料层将所述鳍状立柱和半导体衬底暴露的表面予以覆盖； 制备一硬掩膜层将一预设区域中的所述栅电极材料层的表面进行覆盖； 制备一牺牲层，所述牺牲层的上表面与所述硬掩膜层的顶部平面齐平，将所述预设区域中栅电极材料层顶部平面以上的硬掩膜层予以去除，以保留该预设区域中位于鳍状立柱两侧的硬掩膜层； 利用该预设区域中位于鳍状立柱两侧的硬掩膜层作为刻蚀掩膜，对该预设区域中的栅电极材料层以及鳍状立柱进行刻蚀，并暴露出所述鳍状立柱，以将该预设区域中鳍状立柱两侧的栅电极材料层断开为两个独立的部分。
2.如权利要求1所述的方法，其特征在于，所述方法还包括: 在所述鳍状结构顶部制备一保护层，所述保护层材质为SiN或S1N。
3.如权利要求1所述的方法，其特征在于，所述硬掩膜层为SiN。
4.如权利要求1所述的方法，其特征在于，所述硬掩膜层的厚度不小于10?。
5.如权利要求1所述的方法，其特征在于，所述半导体衬底为SOI晶圆。
6.如权利要求1所述的方法，其特征在于，所述半导体衬底为体硅晶圆。
7.如权利要求1所述的方法，其特征在于，所述鳍状立柱两侧的栅电极材料层断开的两个部分分别为控制电极和驱动电极。
8.如权利要求7所述的方法，其特征在于，形成控制电极和驱动电极之后，还包括移除依次移除牺牲层和硬掩膜层的步骤。
9.如权利要求1所述的方法，其特征在于，所述牺牲层为光刻胶或氧化层。
10.如权利要求9所述的方法，其特征在于，当所属牺牲层为氧化层时，利用CMP工艺使所述氧化层上表面与所述硬掩膜层的顶部平面齐平。
【文档编号】H01L21/336GK104409357SQ201410710192
【公开日】2015年3月11日 申请日期:2014年11月28日 优先权日:2014年11月28日
【发明者】鲍宇 申请人:上海华力微电子有限公司