3D集成电路的制作方法

相关申请的交叉引用

本申请要求于2015年1月1日向美国专利商标局提交的非临时申请no.14/598,052的优先权和权益，其全部内容通过援引纳入于此。

背景

公开领域

本公开的各方面一般涉及电子电路，尤其但不排他地涉及三维(3d)集成电路(ic)。

相关技术描述

常规3d集成电路(3d-ic)架构包括所谓的2.5d架构和完全堆叠式3d架构。在2.5d架构中，管芯被并排放置并经由水平中介体层互连。完全堆叠式3d架构采用了堆叠在彼此顶上的管芯。这两个架构使用穿硅通孔(tsv)来连接金属层。

现有的3d-ic布线设计面对着数个严峻的挑战，这些挑战涉及功率分配网络(pdn)设计、热管理、以及测试方法体系。典型的3d-icpdn被实现为金字塔形状，其中电源轨被用来将功率从ic的底部供应到ic的顶部。该pdn占据了相当大的管芯面积并导致了布线拥挤。关于热管理，当多个管芯被堆叠在一起时，就难以耗散热量，特别是对于底部的管芯而言。这可以导致高温时总体系统性能的显著降级。关于测试，难以(若在一些情况中并非不可能)在封装之前完全测试管芯。具体而言，在管芯被组装之前，跨管芯功能性可能并非是完全可测试的。相应地，存在对3d-ic的更好的测试方法体系的需要。

概述

以下给出本公开的一些方面的简要概述以提供对这些方面的基本理解。此概述不是本公开的所有构想到的特征的详尽综览，并且既非旨在标识出本公开的所有方面的关键性或决定性要素亦非试图界定本公开的任何或所有方面的范围。其唯一目的是要以简化形式给出本公开的一些方面的各种概念以作为稍后给出的更详细描述之序。

本公开的各方面提供了在不同几何平面上纳入管芯以及在每个几何平面上纳入用以连接这些管芯的至少一个开关的3d-ic架构。在该架构中，pdn可以从一个几何平面上的第一管芯路由通过开关以向至少一个其他几何平面上的至少一个其他管芯供电。这可以显著地减小第一管芯(以及，潜在地，毗邻管芯)中的pdn面积并缓解路由拥挤问题。此外，这些开关可以放置在ic封装周边周围以改进热耗散。通过将开关放置在周边，热量可以通过重分布层(rdl)和tsv更快速地从该ic封装的中心传递到该ic封装的边沿。同样的，这些开关可以被用于在管芯间路由测试信号和/或其他信号，藉此改进测试功能性和/或故障恢复。

本公开的各方面提供了纳入有多个层的3d-ic架构，其中每一层包括多个管芯，和用于在一个维度(例如，水平维度)中进行导线布线以连接给定层的管芯的至少一个中介体。该3d-ic架构进一步在每一层上包括用于在另一维度(例如，垂直维度)中进行导线布线来连接不同层的管芯的至少一个开关。在该架构中，pdn和/或其他导线可以从一个层的第一管芯被路由通过开关和(诸)中介体以向至少一个其他层的至少一个其他管芯供电和/或供应其他信号。

根据本文中的教导，具有tsv的3d-ic可以被用来解决进一步的半导体器件缩放问题。通过使用3d-ic，具有相同和/或不同技术的多个管芯可以被集成到单个ic封装中。该办法可以改进总体系统性能并减小总功耗，同时还通过使用低成本主流工艺而提供了成本优势，而没有更进一步的技术迁移。

在一方面，本公开提供了一种集成电路，其包括：位于第一几何平面内并包括第一电路和第一开关电路的第一管芯，该第一开关电路电耦合到该第一电路；以及位于和该第一几何平面不同的第二几何平面内的第二管芯，该第二管芯包括第二电路和第二开关电路，该第二开关电路电耦合到该第二电路和该第一开关电路。

以下是针对该集成电路的本公开的附加方面的示例。在一些方面，该第二管芯堆叠在该第一管芯顶部。在一些方面，该第一和第二开关电路各自是动态可调节的。在一些方面，该装置进一步包括：电耦合到该第一开关电路的该第一管芯的第一信号总线；以及电耦合到该第二开关电路的该第二管芯的第二信号总线。在一些方面，该装置进一步包括：该第一管芯的第一测试信号路径，其电耦合到该第一开关电路；以及该第二管芯的第二测试信号路径，其电耦合到该第二开关电路。在一些方面，该第一开关电路包括第一电源电压控制电路；以及该第二开关电路包括第二电源电压控制电路。在一些方面，该第一和第二电源电压控制电路中的每一者生成多个电源电压电平。在一些方面，该装置进一步包括：该第一管芯的第一功率分配路径，其电耦合到该第一开关电路；以及该第二管芯的第二功率分配路径，其电耦合到该第二开关电路。在一些方面，该第一开关电路包括耦合到该第一管芯的第一信号路径的第一电压电平移位器；且该第二开关电路包括耦合到该第二管芯的第二信号路径的第二电压电平移位器。在一些方面，该第一开关电路包括耦合到该第一管芯的第一信号路径的第一存储器器件；且该第二开关电路包括耦合到该第二管芯的第二信号路径的第二存储器器件。在一些方面，该第一开关电路位于该第一管芯的第一周边；以及该第二开关电路位于该第二管芯的第二周边。在一些方面，该装置进一步包括：位于与该第一和第二几何平面不同的第三几何平面内的第三管芯，该第三管芯包括第三电路和第三开关电路，该第三开关电路电耦合到该第三电路以及该第一和第二开关电路。在一些方面，第一和第二电路包括逻辑电路。在一些方面，第一和第二电路包括模拟开关电路系统。

本公开的另一方面提供了一种集成电路，该集成电路包括：位于第一几何平面内的第一中介体层；堆叠在该第一中介体层上且包括第一管芯和第二管芯的第一管芯层，该第一管芯包括第一电路，该第二管芯包括第一开关电路，该第一开关电路电耦合到该第一电路；位于与该第一几何平面不同的第二几何平面内的第二中介体层；以及堆叠在该第二中介体层上且包括第三管芯和第四管芯的第二管芯层，该第三管芯包括第二电路，该第四管芯包括第二开关电路，该第二开关电路电耦合到该第二电路和该第一开关电路。

以下是针对该集成电路的本公开的附加方面的示例。在一些方面，该第一和第二开关电路中的每一者包括动态可切换开关。在一些方面，该第二中介体层堆叠在该第一管芯层顶部。在一些方面，该第一管芯层的第一信号总线电耦合到该第一开关电路；该第二管芯层的第二信号总线电耦合到该第二开关电路；以及第三信号总线被从该第一管芯层通过该第二中介体层路由到该第二管芯层，并电耦合到该第一和第二开关电路。在一些方面，该第一管芯层的第一测试信号路径电耦合到该第一开关电路；该第二管芯层的第二测试信号路径电耦合到该第二开关电路；以及第三测试信号路径被从该第一管芯层通过该第二中介体层路由到该第二管芯层，并电耦合到该第一和第二开关电路。在一些方面，该第一管芯层的第一功率分配路径电耦合到该第一开关电路；该第二管芯层的第二功率分配路径电耦合到该第二开关电路；以及第三功率分配路径被从该第一管芯层通过该第二中介体层路由到该第二管芯层，并电耦合到该第一和第二开关电路。在一些方面，该第一开关电路包括配置成向该第一电路供应至少一个第一电源电压的第一电源电压控制电路；以及该第二开关电路包括配置成向该第二电路供应至少一个第二电源电压的第二电源电压控制电路。在一些方面，该至少一个第一电源电压和该至少一个第二电源电压中的每一者包括多个电源电压电平。在一些方面，该第二管芯位于该第一管芯层的第一周边；以及该第四管芯位于该第二管芯层的第二周边。在一些方面，该集成电路进一步包括：位于与该第一和第二几何平面不同的第三几何平面内的第三中介体层；以及堆叠在该第三中介体层上并包括第五管芯和第六管芯的第三管芯层，该第五管芯包括第三电路，该第六管芯包括第三开关电路，该第三开关电路电耦合到该第三电路以及该第一和第二开关电路。在一些方面，第一和第二电路包括逻辑电路。在一些方面，第一和第二开关电路包括模拟开关电路系统。

本公开的另一方面提供了一种用于切换信号的方法，其包括：经由位于第一几何平面内的第一管芯上的第一开关电路处的第一信号路径接收信号；经由该第一管芯上的第一电路控制该第一开关电路以将该信号路由到位于与该第一几何平面不同的第二几何平面内的第二管芯上的第二开关电路；以及经由该第二管芯上的第二电路控制该第二开关电路来将该信号路由到第二信号路径。

以下是针对该方法的本公开的附加方面的示例。在一些方面，该第二管芯堆叠在该第一管芯顶部。在一些方面，该信号包括测试信号。在一些方面，该信号包括电源电压信号。在一些方面，该方法进一步包括：标识该第一管芯上的故障情况；以及作为该故障情况被标识的结果，触发信号到该第二信号路径的路由。在一些方面，该方法进一步包括：作为该故障情况的标识的结果，经由该第一电路控制该第一开关电路来将该信号路由到该第一管芯上的存储器器件。在一些方面，该方法进一步包括：作为该故障情况的标识的结果而禁用该第一管芯。在一些方面，该方法进一步包括：经由该第二电路控制该第二开关电路以将该信号路由到位于与该第一和第二几何平面不同的第三几何平面内的第三管芯上的第三开关电路；以及经由该第三管芯上的第三电路控制该第三开关电路以将该信号路由到第三信号路径。在一些方面，第一和第二电路包括逻辑电路。在一些方面，第一和第二开关电路包括模拟开关电路系统。

本公开的还有另一方面提供了配置用于切换信号的装置。该装置包括：位于第一几何平面内的第一管芯；该第一管芯上的第一信号路径；耦合到该第一信号路径的该第一管芯上的第一开关电路；位于第一几何平面内的第二管芯；该第二管芯上的第二信号路径；耦合到该第二信号路径的该第二管芯上的第二开关电路；用于控制该第一开关电路来将信号从该第一信号路径耦合到该第二开关电路的第一装置；以及用于控制该第二开关电路以将该信号耦合到第二信号路径的第二装置。

本公开的这些和其他方面将在阅览以下详细描述后得到更全面的理解。在结合附图研读了下文对本公开的具体实现的描述之后，本公开的其他方面、特征和实现对于本领域普通技术人员将是明显的。尽管本公开的特征在以下可能是针对某些实现和附图来讨论的，但本公开的所有实现可包括本文所讨论的有利特征中的一个或多个。换言之，尽管可能讨论了一个或多个实现具有某些有利特征，但也可以根据本文讨论的本公开的各种实现使用此类特征中的一个或多个特征。以类似方式，尽管一些实现在下文可能是作为设备、系统或方法实现进行讨论的，但是应该理解，此类实现可以在各种设备、系统、和方法中实现。

附图简述

图1，包括图1a的平面视图和图1b的侧剖视图，是根据本公开一些方面的3d-ic的简化示例。

图2是2.5dic的简化示例的侧剖视图。

图3是完全堆叠式3d-ic的简化示例的侧剖视图。

图4是完全堆叠式3d-ic中的简化功率分配网的侧剖视图。

图5是根据本公开一些方面的3d-ic的简化示例的侧剖视图。

图6是根据本公开一些方面的3d-ic的简化示例的平面视图。

图7是解说根据本公开的一些方面的开关的示例的示意性表示。

图8是解说根据本公开的一些方面的开关的另一示例的示意性表示。

图9是根据本公开一些方面的电路和开关之间的布线的简化示例的平面视图。

图10，包括图10a的平面视图和图10b的侧剖视图，是根据本公开一些方面的3d-ic中的动态可编程开关的示例的示意性表示。

图11是根据本公开一些方面的3d-ic中的信号路径路由的侧剖示意性表示。

图12，包括图12a的平面视图和图12b的侧剖视图，是根据本公开一些方面的位于3d-ic的周边处的开关的示例的示意性表示。

图13，包括图13a的平面视图和图13b的侧剖视图，是根据本公开一些方面的3d-ic中的功率分配的示例的示意性表示。

图14，包括图14a的平面视图和图14b的侧剖视图，是根据本公开一些方面的3d-ic中的功率控制电路的示例的示意性表示。

图15，包括图15a的平面视图和图15b的侧剖视图，是根据本公开一些方面的3d-ic中的多层电源电压电路的示例的示意性表示。

图16，包括图16a的平面视图和图16b的侧剖视图，是根据本公开一些方面的3d-ic中的信号电平移位器电路的示例的示意性表示。

图17，包括图17a的平面视图和图17b的侧剖视图，是根据本公开一些方面的3d-ic中的存储器电路的示例的示意性表示。

图18是根据本公开一些方面的偏移管芯的简化示例的侧视图。

图19是根据本公开一些方面的不同几何平面中的管芯的简化示例的侧视图。

图20，包括图20a的立体视图和图20b的平面视图，是根据本公开一些方面的不同几何平面中的管芯的示例。

图21是根据本公开的一些方面的支持切换的电子设备的示例硬件实现的框图。

图22解说了根据本公开的一些方面的切换过程的示例。

图23解说了根据本公开的一些方面的用于解决故障情况的过程的示例。

详细描述

以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文所描述的概念的仅有配置。本详细描述包括具体细节以提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免淡化此类概念。

图1是根据本公开一些方面的3d-ic100的简化示例。图1包括图1a中所示的平面视图，以及从图1a的视角a-a取得的图1b中所示的侧剖视图。

3d-ic100包括位于第一几何平面内的第一管芯102和位于第二几何平面内的第二管芯104。在该示例中，第一和第二管芯102和104彼此平行并堆叠地布置。具体而言，第二管芯104堆叠在第一管芯102的顶部。其它管芯配置可被用在其他实现中。例如，根据本文中的教导实现的3d-ic可包括两个以上管芯。此外，在一些实现中，这些管芯并不堆叠在其他管芯的顶部。同样，在一些实现中，管芯并非平行的(即，管芯位于不彼此平行的几何平面中)。

每个管芯包括电耦合的开关电路和其他电路(例如，逻辑电路、数字电路、模拟电路，以及等等)。第一管芯102包括开关电路106和电路108，其中至少一个开关电路106经由至少一个电路径110(例如，信号总线)耦合到至少一个电路108。类似地，第二管芯104包括开关电路112和电路114，其中至少一个开关电路112经由至少一个电路径116(例如，信号总线)耦合到至少一个电路114。同样地，在开关电路106和112之间提供了互连(例如，电路径118)。

在一些实现中，每个开关电路支持以下一者或多者：可编程信号路由、电源电压的分配、多个电源电压的分配、或电压电平移位。为了方便起见，此类开关电路在本文中可以被称作周边开关(例如，指示该开关可以与ic的其他电路组件分离开)。

电压控制电路(例如，包括稳压器)可以被集成到开关电路来为个体管芯提供一个或多个电压。由此，在一些方面，不同管芯上的开关电路可以各自被耦合到相应管芯上的功率分配路径。此外，在一些方面，不同管芯上的开关电路可以各自包括电源电压控制电路。在采用多个电源电压电平的实现中，每个电源电压控制电路可以生成多个电源电压电平。电平移位器可以被包括在开关电路中以在不同电源域中移位信号电平。由此，在一些方面，不同管芯上的开关电路可以各自被耦合到相应管芯上的功率分配路径。

为进行ic测试，开关电路可以将测试信号从一个管芯重新路由到另一管芯。由此，在一些方面，不同管芯上的开关电路可以各自被耦合到相应管芯上的测试信号路径。通过用这种方式动态地配置测试信号的路由，可以改进设计可行性。此外，该动态切换功能性可以被用来通过重新路由信号来旁路出故障的管芯。开关由此在ic(芯片)“初启”阶段期间是有价值的，因为其可以被用来隔离验证目标并隔离故障的根本原因。

如本文中所讨论的开关电路可以提供数字和/或模拟连通性。数字开关电路系统可以连接例如但不限于以下一者或多者：数字逻辑电路、数字存储器电路、或数字功率分配电路。模拟开关电路系统可以连接例如但不限于以下一者或多者：模拟逻辑电路、模拟功率分配电路、模拟射频(rf)电路(例如，rf发射机和/或rf接收机电路)、模拟锁相环(pll)电路、或数模转换器(dac)电路和/或模数转换器(dac)电路的模拟电路系统。

鉴于上文，具有不同功能性的多个管芯可以被集成到单个ic封装中。有益地，这可以在缓解常规3d架构中见到的常规布线拥挤和热耗散问题的同时达成。如上文所述，常规3d-ic使用2.5d中介体架构或完全堆叠式3d架构来实现。

在2.5d中介体架构中，多个管芯被放置在中介体的顶部并通过tsv和倒装芯片配置来连接在一起。该办法重用了当前的片上系统(soc)设计方法体系来缩短设计循环以及降低设计成本。中介体使用成熟的主流技术制造以进一步抵消成本。

2.5dic的概念基于系统级封装(sip)办法，其中不同的管芯被置于共同的基板上。每个管芯之间的互连被建立在共同的基板上。与soc器件相比，sip器件具有更低的成本以及更高的灵活性的优势，因为每个管芯使用该领域的最为恰适的技术工艺来实现。

图2是常规2.5dic200的简化示例的侧剖视图。2.5dic200包括第一管芯202和第二管芯204。

如所指示的，硅中介体206被放置在sip基板208与管芯202和204之间。硅中介体206包括顶侧金属层210、中介体基板212和背侧金属层214。硅中介体206还包括连接上表面和下表面上的金属化层210和214的通硅通孔(tsv)216。微凸瓦块218附连管芯202和204与中介体206。中介体206经由倒装芯片凸瓦块220附连到sip基板208。封装凸瓦块222将sip基板208附连到电路板224。

中介体206的顶侧和背侧金属层上的轨迹使用与硅芯片上的轨迹相同的工艺来创建，这解决了二维(2d)ic由于基板和管芯上的轨迹的大小差异而造成的主要问题。2d架构中的该差异导致性能损失和增加的功耗。

在完全堆叠式3d架构中，多个管芯被堆叠在一起并通过管芯上tsv连接。这可以改进总体系统性能以及降低成本。例如，完全堆叠式3d-ic被看作合需的替换来克服可以成为2dic上的主要瓶颈的互连缩放问题。完全堆叠式3d-ic(具有较小版图(footprint)面积的优点)减小了每一层上的导线长度。同样的，tsv技术被实现用于管芯之间的垂直互连，这减小了2dic中可能存在的长跨芯片互连。

图3是常规完全堆叠式3d-ic300的简化示例的侧剖视图。3d-ic300包括第一管芯302和第二管芯304。

第一管芯302包括背侧金属层306、芯片基板308、器件层310、和标准金属层312。第二管芯304包括芯片基板314、器件层316和标准金属层318。第一管芯302包括用于连接上表面和下表面上的金属化层306和312的tsv320。微凸瓦块322附连管芯302和304。第一管芯302经由倒装芯片凸瓦块326附连到sip基板324。封装凸瓦块328将sip基板324附连到电路板330。

替代如2.5dic中将中介体用于路由和功率分配，3d-ic直接堆叠管芯并在中间管芯中实现路由。因为个体管芯的厚度非常小，理想的3d-ic可以安装所需要的数目的管芯。然而，在实践中，制造3d-ic涉及了数个挑战，这限制了3d-ic的应用。

一个挑战涉及pdn设计。典型的3d-icpdn被实现为金字塔形状，其中附加的电源轨将功率从底部管芯供应到顶部管芯。

图4是常规3d-ic400中的此类功率分配网的侧剖视图。3d-ic400包括第一管芯402、第二管芯404和第三管芯406。每个管芯包括用于连接例如上表面和下表面上的相应金属化层的tsv408。

这里，可以看到pdntsv408占据了显著的管芯面积并特别是在下部管芯上产生布线拥挤问题。此外，在现代ic设计中，即使使用了tsv，电流*电阻(ir)下降也可以是显著的，因为余裕工作电压较小。

除了ir降和空间使用之外，pdn常规上仅供应有限的电压规模，因为pdn使用来自电路板的单个电源电压。因此，电压仅随着电源从一层传递到下一层而缩减(例如，由于ir降)。此外，较低层中的较高电压导致该层中的更严重的热问题。

3d-ic设计中的另一挑战涉及热管理。当多个管芯被堆叠在一起时，就难以耗散热量，特别是对于底部的管芯而言。总体系统性能在高温时被显著降级。针对3d-ic设计已经提议了使用微通道和液态冷却；然而，该技术具有由于附加的硬件要求和操作困难而引起的主要的缺点。使用附加的tsv可以改进热耗散，然而，这可以负面地影响管芯上的可用面积以及管芯能够耐受的压力数量。

最后，测试方法体系也对3d-ic设计提出了挑战。在封装之前完全测试管芯是不可实践或不可能的。由此，传统的已知良好管芯(kgd)规程可能是不可应用的。ieee1500已经被提议来使用嵌入式测试办法解决该问题；然而，该办法仍然在研发中。

现在参照图5，本公开在一些方面涉及包括可编程开关路由连同2.5d和完全堆叠式3d架构的配置优点的3d-ic混合架构。在一些方面，图5的架构不仅解决pdn设计和热管理问题，而且3d-ic设计提供了附加的功率控制和可编程路由能力。

在侧剖视图图5中，3d-ic500在相应的几何平面(图5的立体图中的水平平面)中包括第一层l1、第二层l2和第三层l3。第一、第二和第三层l1、l2和l3中的每一者包括相应的第一、第二或第三中介体层502、504或506，以及相应的第一、第二或第三管芯层d1、d2或d3。

第一层l1位于第一几何平面内。第一中介体层502包括用于电耦合第一管芯层d1的管芯508-518的导线迹线。至少两个堆叠式管芯(例如，第一对堆叠式管芯508和510和/或第二对堆叠式管芯516和518)包括用于在另一维度(图5的立体图中的垂直维度)中导线布线的至少一个周边开关来将第一层l1连接到其他层。管芯508-518中的至少一者(例如，第三对堆叠式管芯512和514)包括至少一个其他电路(例如，至少一个逻辑电路、至少一个数字电路、至少一个模拟电路等)。

第二层l2位于第二几何平面内。第二中介体层504包括用于电耦合第二管芯层d2的管芯520-530的导线迹线。至少两个堆叠式管芯(例如，第一对堆叠式管芯520和522和/或第二对堆叠式管芯528和530)包括用于在另一维度(图5的立体图中的垂直维度)中导线布线的至少一个周边开关来将第二层l2连接到其他层。管芯520-530中的至少一者(例如，第三对堆叠式管芯524和526)包括至少一个其他电路(例如，至少一个逻辑电路、至少一个数字电路、至少一个模拟电路等)。

第三层l3位于第三几何平面内。第三中介体层506包括用于电耦合第三管芯层d3的管芯532和534的导线迹线。堆叠式管芯532和534的一部分包括用于在另一维度(图5的立体图中的垂直维度)中进行导线布线以将第三层l3连接到其他层的至少一个周边开关。堆叠式管芯532和534的另一部分包括至少一个其他电路(例如，至少一个逻辑电路、至少一个数字电路、至少一个模拟电路等等)。

第一、第二和第三层l1、l2和l3中的每一者包括tsv，如由加粗垂直直线所表示的。例如，tsv536在第三中介体层506中被特别标出，且tsv538在第三管芯层d3中被特别标出。

图5还解说了第一、第二和第三层l1、l2和l3以及3d-ic500的其他组件之内和之间的结合与互连。凸瓦块(例如，焊球)540将第一层l1的管芯附连到第一中介体层502。凸瓦块542将第二层l2的管芯附连到第二中介体层504。凸瓦块544将第三层l3的管芯附连到第三中介体层506。凸瓦块546附连第一层l1的堆叠式管芯。凸瓦块548附连第二层l2的堆叠式管芯。凸瓦块550附连第三层l3的堆叠式管芯。凸瓦块552将第一层l1的管芯附连到第二中介体层504。凸瓦块554将第二层l2的管芯附连到第三中介体层506。凸瓦块558将第一中介体层502附连到sip基板556。凸瓦块562将sip基板556附连到电路板560。

周边开关(例如，纵横开关、现场可编程开关、或其他动态可切换开关)可以被用来通过将一层上的至少一个信号路径(例如，信号总线、测试信号路径、功率分配路径等)动态耦合到至少一个其他层上的至少一个信号路径而在层间重新路由信号。由此，3d-ic500可以针对不同应用而重新可编程。

在该架构中，pdn可以从底部基板路由通过垂直周边开关和水平中介体以向上部管芯供电。由此，该架构可以显著减小底部有源管芯中的pdn面积并缓解布线拥挤问题。此外，对于多核架构(例如，四核处理器等)，3d-ic中每个制造的层(例如，管芯)可以是相同的(周边开关可以顺序地被编程来提供期望的路由)。由此，与图4的架构相反，根据本文的教导构建的3d-ic可以被更简单地设计和制造。

其他类型的信号(即，并非仅仅是pdn信号)可以根据本文的教导被路由通过周边开关。例如，关键信号可以通过中介体和周边开关被路由到不同管芯。

电压控制电路和稳压器可以被集成到周边开关来向个体管芯供应不同电压。此外，周边开关可包括附加的电平移位器和存储单元以在不同功率域中转移信号，以及甚至在个体管芯关闭之前存储数据。

有益地，周边开关可以使用低成本、主流工艺，以大特征几何结构来实现。最终，所公开的架构高度适用于稳压器实现和减小的产品成本。此外，周边开关可以在不同3d-ic中实现来改进总体灵活性。

从测试的角度，所公开的架构不仅增加了设计可行性，其也可以促成旁路故障管芯以及重新路由信号来保留ic的总体完整性。该功能性在芯片的初启阶段是有价值的，因为其可以被用来隔离验证目标并识别故障的根本原因。

鉴于上文，本文中教导的周边切换支持用于异构集成的多电源电压机制以及可编程路由。在一些方面，本文中教导的周边切换可以提供预定义动态功率控制和路由开关中心。此外，具有不同功能性的数个管芯可以集成到单个封装中而没有常规架构中看到的一些布线拥挤和热耗散问题。

图6是根据本公开一些方面的3d-ic600的简化示例的平面视图。逻辑电路或其他类型的电路由较大瓦块来表示(例如，最大瓦块602和中等大小瓦块604)。周边开关(s)由较小瓦块来表示(例如，周边开关606)。还指示出周边开关和/或其他电路之间的路由轨迹(例如，路由轨迹608)，以及电路和路由轨迹之间的输入/输出(i/o)连接(例如，i/o连接610)。在一些方面，周边开关可以将任何路由轨迹从开关的一侧(例如，顶侧、底侧、左侧或右侧)耦合到该开关另一侧上的任何其他路由轨迹或i/o连接。图7和8解说了周边开关606的两个示例。

图7解说了路由开关700(例如，周边开关606)的示例，其包括一系列4:1复用器(例如，复用器702)。每个复用器根据控制信号708将四个输入704中的一者耦合到对应的输出706。由此，在操作中，管芯上的逻辑电路或一些其他电路生成控制信号708来动态控制在给定时间点路由开关700将哪些轨迹(例如，图6的路由轨迹中的一者或多者)耦合在一起。应当领会，在其他实现中，路由开关可以采取其他形式。

图8解说了功率开关800(例如，周边开关606)的示例，其包括一系列双输入控制门(例如，控制门802)。在一些实现中，控制门是与门。控制门根据控制信号808将功率从给定输入804耦合到给定输出806。由此，在操作中，管芯上的逻辑电路或一些其他电路生成控制信号808来动态控制在给定时间点功率开关800将哪些轨迹(例如，图6的路由轨迹中的一者或多者)耦合在一起。应当领会，在其他实现中，功率开关可以采取其他形式。

图9是根据本公开一些方面的3d-ic900中的周边开关的简化示例的平面视图。逻辑块或其他类型的电路由瓦块来表示(例如，瓦块902)。周边开关由布置在瓦块之间的可编程路由开关(例如，路由开关904)来表示。该附图还示出了连接到逻辑块(或其他电路)和周边开关的信号路径(例如，路由轨迹906)。图9还解说了用于这些瓦块的i/o连接，包括输入连接(例如，输入连接908)和输出连接(例如，输出连接910)。

现在参照图10，在一些方面，每个周边开关(开关电路)可以是动态可切换的。例如，开关电路可以采用纵横开关和/或现场可编程开关的形式。在一些方面，开关电路可以选择性地将信号耦合到另一电路(例如，至少一个逻辑电路、至少一个数字电路、至少一个模拟电路等)。在一些方面，开关电路可以选择性地将信号耦合到另一层(例如，耦合到另一管芯上的开关电路)。

图10是根据本公开的一些方面的3d-ic1000中的动态可编程开关的示例的示意性表示。图10包括图10a中所示的平面视图，以及从图10a的视角a-a取得的图10b中所示的侧剖视图。3d-ic包括第一层(例如，管芯)1002和堆叠在第一层1002的顶部上的第二层(例如，管芯)1004。

动态可编程开关(dps)是贯穿水平方向(从该视角)上的每一层布置的。例如，第二层1004包括dps1006和1008，而第一层1002包括dps1012和1014。这促成了与相应层上的其他组件的连通性。

如图10b中所指示的，动态可编程开关(例如，开关1006和1012，以及开关1008和1014)在垂直方向(从该视角)上堆叠。这促成了层间的连通性，由此使得信号跨层动态切换。如由电路(例如，电路1020和1022)和动态可编程开关(例如，开关1006和1012)之间的信号路径(例如，信号路径1016和1018)所表示的，3d-ic1000的电路中的一者或多者可以控制动态可编程开关。如由动态可编程开关(例如，开关1008和1014)之间的信号路径(例如，信号路径1024)所表示的，一个或多个动态可编程开关可以控制另一动态可编程开关或路由去往该另一动态可编程开关的对应控制信号。

通过使用此类动态可编程开关，不同层上的信号路径可以被动态耦合以及解耦。图11中描绘了这些信号路径的一个示例，其中第一管芯层1102和第二管芯层1104被耦合到中介体(中介体层)1106。这里，第一管芯层1102的第一信号路径1108被电耦合到第一开关电路(dps)1110。例如，第一信号路径1108可以是电耦合到第一电路1112(例如，至少一个逻辑电路、至少一个数字电路、至少一个模拟电路，等)的信号总线、测试信号路径、功率分配路径，或一些其他路径。第二管芯层1104的第二信号路径1114电耦合到第二开关电路1116。例如，第二信号路径1114可以电耦合到第二电路1118(例如，至少一个逻辑电路、至少一个数字电路、至少一个模拟电路，等)。第三信号路径1120被从第一管芯层1102通过中介体1106路由到第二管芯层1104，藉此电耦合第一开关电路1110和第二开关电路1116。由此，第一信号路径1108可以动态耦合到第二信号路径1114以及从第二信号路径1114动态解耦。

参照图12，在一些方面，每个开关电路可以位于管芯的周边。用这种方式，与常规架构相比，管芯上的热耗散可以被改进并且管芯上的布线拥挤可以被缓解。例如，通过用这种方式定位开关电路，可以达成从ic封装的中心到边沿(例如，通过rdl和tsv)的改进热传递。此外，对于热管理而言，该方案比微通道解决方案简单得多。

图12是根据本公开的一些方面的位于3d-ic1200的周边的开关的示例的示意性表示。图12包括图12a中所示的平面视图，以及从图12a的视角a-a取得的图12b中所示的侧剖视图。

3d-ic1200包括第一层(例如，管芯)1202和第二层(例如，管芯)1204。如所指示的，第一开关电路1206位于第一层1202的第一周边1210处，且第二开关电路1208位于第二层1204的第二周边1212处。

在一些方面，开关电路可以被用于3d-ic的功率分配网络来向其他电路(例如，至少一个逻辑电路、至少一个数字电路、至少一个模拟电路，等)分配功率。图13是根据本公开的一些方面的3d-ic1300中的功率分配的示例的示意性表示。图13包括图13a中所示的平面视图，以及从图13a的视角a-a取得的图13b中所示的侧剖视图。

3d-ic1300包括第一层(例如，管芯)1302和第二层(例如，管芯)1304。如所指示的，第二层1304的第一功率分配路径1306(例如，用于向第一电路1308提供功率)被电耦合到第一开关电路1310。类似地，第一层1302的第二功率分配路径1312(例如，用于向第二电路1314提供功率)被电耦合到第二开关电路1316。此外，第三功率分配路径1318电耦合第一开关电路1310和第二开关电路1316。由此，功率可以按需在层间动态切换。

在一些方面，一个或多个开关电路可以各自包括用于向对应层(例如，管芯层)供电的功率控制电路。图14是根据本公开的一些方面的3d-ic1400中的功率控制电路的示例的示意性表示。图14包括图14a中所示的平面视图，以及从图14a的视角a-a取得的图14b中所示的侧剖视图。

3d-ic1400包括第一层(例如，管芯)1402和第二层(例如，管芯)1404。如所指示的，第一层1402上的第一开关电路1406包括第一电源电压控制电路(svcc)1410，而第二层1404上的第二开关电路1408包括第二电源电压控制电路1412。由此，第一svcc1410可以控制经由第一层1402上的第一供电路径1416供应给第一电路1414(例如，至少一个逻辑电路、至少一个数字电路、至少一个模拟电路，等)的功率。此外，第二svcc1412可以控制经由第二层1404上的第二供电路径1420供应给第二电路1418(例如，至少一个逻辑电路、至少一个数字电路、至少一个模拟电路，等)的功率。相应地，独立功率控制可以通过使用本文中教导的周边开关而在逐层基础上提供。此外，在一些方面，第一svcc1410和第二svcc1412可以经由信令1422协作来向不同层提供功率。

参照图15，在一些方面，给定管芯上可以使用一个以上电源电压电平。例如，图14的一个或多个电源电压控制电路可以各自生成相应管芯上不同电压域使用的多个电源电压电平。

图15是根据本公开的一些方面的3d-ic1500中的多电平电源电压电路的示例的示意性表示。图15包括图15a中所示的平面视图，以及从图15a的视角a-a取得的图15b中所示的侧剖视图。

3d-ic1500包括第一层(例如，管芯)1502和第二层(例如，管芯)1504。如所指示的，第一层1502上的第一开关电路1506包括耦合到第一层1502的第一供电路径1512的第一电源电压电路1510，以及耦合到第一层1502的第二供电路径1516的第二电源电压电路1514。类似地，第二层1504上的第二开关电路1508包括耦合到第二层的第一供电路径1520的第一电源电压电路1518，以及耦合到第二层1504的第二供电路径1524的第二电源电压电路1522。由此，不同的功率电平可以通过使用本文中教导的周边开关而独立地在逐层基础上提供。例如，使用不同工艺制造的不同管芯可以采用不同的功率电平(例如，3.5v相对于1.8v)。相应地，单个电源电压(例如，主供电信号1526)可以被供应给周边开关，藉此每个周边开关上的(诸)电源电压电路为(诸)管芯提供对应电平上的恰适的(诸)电压电平。

参见图16，在一些方面，一个或多个开关电路各自可以包括用来将相应管芯上的信号的电平移位的电压移位器电路。例如，信号的电平可能需要被移位以容适使用不同电源电压电平的不同电压域(例如，不同管芯上的)。

图16是根据本公开的一些方面的3d-ic1600中的信号电平移位器电路的示例的示意性表示。图16包括图16a中所示的平面视图，以及从图16a的视角a-a取得的图16b中所示的侧剖视图。

3d-ic1600包括第一层(例如，管芯)1602和第二层(例如，管芯)1604。如所指示的，第一层1602上的第一开关电路1606包括耦合到第一层1602的第一信号路径1612和第二信号路径1614的第一电压电平移位器(vls)1610。由此，第一vls1610可以将在第一信号路径1612上(例如，从一个管芯)接收到的信号的信令电平移位到不同的信令电平，并在第二信号路径1614上(例如，向不同管芯)输出该结果信号。类似地，第二层1604上的第二开关电路1608包括耦合到第二层1604的第三信号路径1618和第四信号路径1620的第二vls1616。相应地，第二vls1616可以将在第三信号路径1618上接收到的信号的信令电平移位到不同信令电平，并在第四信号路径1620上输出结果信号。

参见图17，存储器器件(例如，寄存器文件)可以被包括在周边开关中来存储数据。例如，在关闭个体管芯(例如，由于故障情况)之前，来自管芯的数据可以被存储在此类存储器器件中。图17是根据本公开的一些方面的3d-ic1700中的存储器电路的示例的示意性表示。图17包括图17a中所示的平面视图，以及从图17a的视角a-a取得的图17b中所示的侧剖视图。

3d-ic1700包括第一层(例如，管芯)1702和第二层(例如，管芯)1704。如所指示的，第一层1702上的第一开关电路1706包括耦合到第一层1702的第一信号路径1712的第一存储器器件(md)1710。类似地，第二层1704上的第二开关电路1708包括耦合到第二层1704的第二信号路径1716的第二存储器器件1714。相应地，来自第一层1702上的第一电路1718(例如，至少一个逻辑电路、至少一个数字电路、至少一个模拟电路，等)和/或第二层1704上的第二电路1720(例如，至少一个逻辑电路、至少一个数字电路、至少一个模拟电路，等)的数据可以被存储在第一md1710和/或第二md1714中。

如上文所提及的，不同实现中，管芯可以用不同方式相对于彼此进行取向。图18-20解说了三种潜在取向的非限定性示例。

图18是根据本公开一些方面的偏移管芯1800的简化示例的侧视图。这里，第一管芯1802与第二管芯1804(在该视图中是水平地)偏移。根据本文中的教导，至少一个周边开关1806被包括在和/或耦合到第一和第二管芯1802和1804中的每一者。

图19是根据本公开一些方面的不同几何平面1900中的管芯的简化示例的侧视图。在该情况中，第一管芯1902与第二管芯1904呈直角。根据本文中的教导，至少一个周边开关1906被包括在和/或耦合到第一和第二管芯1902和1904中的每一者。

图20是根据本公开的一些方面的不同几何平面2000中的管芯的简化示例。图20包括图20a中所示的立体视图，和图20b中所示的平面视图。在该示例中，第一管芯2002、第二管芯2004、和第三管芯2006全都相对于彼此呈直角。根据本文中的教导，至少一个周边开关2008被包括在和/或耦合到第一管芯2002、第二管芯2004、和第三管芯2006中的每一者。

应当领会，管芯不需要如图19和20中所示地布置成直角。确切而言，在一些实现中，以其他角度来布线管芯可能是有益的。

示例电子设备

图21是根据本公开的一个或多个方面的可以被实现为3d-ic的装置2100的解说。装置2100包括通信接口(例如，至少一个收发机)2102、存储介质2104、用户接口2106、存储器器件2108以及处理电路2110。

这些组件可以经由信令总线或其他合适的组件(由图21中的连接线一般化地表示)彼此耦合和/或彼此进行电通信。取决于处理电路2110的具体应用和整体设计约束，信令总线可包括任何数目的互连总线和桥接器。信令总线将各种电路链接在一起以使得通信接口2102、存储介质2104、用户接口2106和存储器器件2108中的每一者耦合到处理电路2110和/或与处理电路2110进行电通信。信令总线还可链接各种其他电路(未示出)，诸如定时源、周边设备、稳压器和功率管理电路，这些电路在本领域中是众所周知的，且因此将不再进一步描述。

通信接口2102可被适配成促成装置2100的无线通信。例如，通信接口2102可包括被适配成促成相对于网络中的一个或多个通信设备进行双向信息通信的电路系统和/或编程。通信接口2102可耦合到一个或多个天线2112以用于在无线通信系统内进行无线通信。通信接口2102可以配置有一个或多个自立接收机和/或发射机以及一个或多个收发机。在所解说的示例中，通信接口2102包括发射机2114和接收机2116。

存储器器件2108可表示一个或多个存储器器件。如所指示的，存储器器件2108可维护开关信息2118以及装置2100所使用的其他信息。在一些实现中，存储器器件2108和存储介质2104被实现为共用存储器组件。存储器器件2108还可被用于存储由处理电路2110或由装置2100的某个其他组件操纵的数据。

存储介质2104可表示用于存储编程(诸如处理器可执行代码或指令(例如，软件、固件))、电子数据、数据库、或其他数字信息的一个或多个计算机可读、机器可读、和/或处理器可读设备。存储介质2104还可被用于存储由处理电路2110在执行编程时操纵的数据。存储介质2104可以是能被通用或专用处理器访问的任何可用介质，包括便携式或固定存储设备、光学存储设备、以及能够存储、包含或携带编程的各种其他介质。

作为示例而非限制，存储介质2104可包括：磁存储设备(例如，硬盘、软盘、磁条)、光盘(例如，压缩碟(cd)或数字多功能碟(dvd))、智能卡、闪存设备(例如，记忆卡、记忆棒、或钥匙驱动器)、随机存取存储器(ram)、只读存储器(rom)、可编程rom(prom)、可擦式prom(eprom)、电可擦式prom(eeprom)、寄存器、可移动盘、以及任何其他用于存储可由计算机访问和读取的软件和/或指令的合适介质。存储介质2104可以在制品(例如，计算机程序产品)中实施。作为示例，计算机程序产品可包括封装材料中的计算机可读介质。鉴于上述内容，在一些实现中，存储介质2104可以是非瞬态(例如，有形)存储介质。

存储介质2104可被耦合至处理电路2110以使得处理电路2110能从存储介质2104读取信息和向存储介质2104写入信息。即，存储介质2104可耦合到处理电路2110，以使得存储介质2104至少能由处理电路2110访问，包括其中至少一个存储介质被集成到处理电路2110的示例和/或其中至少一个存储介质与处理电路2110分开(例如，驻留在装置2100中、在装置2100外部、跨多个实体分布等)的示例。

由存储介质2104存储的编程在由处理电路2110执行时使处理电路2110执行本文描述的各种功能和/或过程操作中的一者或多者。例如，存储介质2104可包括被配置用于以下动作的操作：管控处理电路2110的一个或多个硬件块处的操作以及利用通信接口2102通过利用其相应通信协议进行无线通信。

处理电路2110一般适配成用于处理，包括执行存储在存储介质2104上的此类编程。如本文中使用的，术语“编程”应当被宽泛地解释成不构成限定地包括指令、指令集、数据、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行件、执行的线程、规程、函数等，无论其被称为软件、固件、中间件、微代码、硬件描述语言、还是其它术语。

处理电路2110被安排成获得、处理和/或发送数据、控制数据的访问与存储、发布命令，以及控制其他期望操作。在至少一个示例中，处理电路2110可包括被配置成实现由适当的介质提供的期望编程的电路系统。例如，处理电路2110可被实现为一个或多个处理器、一个或多个控制器、和/或配置成执行可执行编程的其他结构。处理电路2110的示例可包括被设计成执行本文所描述的功能的通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其他可编程逻辑组件、分立的门或晶体管逻辑、分立的硬件组件、或者其任何组合。通用处理器可包括微处理器，以及任何常规处理器、控制器、微控制器、或状态机。处理电路2110还可实现为计算组件的组合，诸如dsp与微处理器的组合、数个微处理器、与dsp核协作的一个或多个微处理器、asic和微处理器、或任何其他数目的变化配置。处理电路2110的这些示例是为了解说，并且还设想了落在本公开范围内的其他合适的配置。

根据本公开的一个或多个方面，处理电路2110可适配成执行用于本文中描述的任何或所有装置的特征、过程、功能、操作和/或例程中的任一者或全部。如本文所使用的，涉及处理电路2110的术语“适配”可指处理电路2110被配置、采用、实现和/或编程(以上一者或多者)为执行根据本文描述的各种特征的特定过程、功能、操作和/或例程。

根据装置2100的至少一个示例，处理电路2110可包括用于控制第一开关电路的第一模块2120，用于控制第二开关电路的第二模块2122，和用于控制第三开关电路的第三模块2124中的一者或多者。

用于控制第一开关电路的第一模块2120可包括适配成执行有关例如控制开关电路来将一个管芯上的电路径耦合到另一管芯上的电路径的若干功能的电路系统和/或编程(例如，存储在存储介质2104上的用于控制第一开关电路的第一模块2126)。在一些方面，该耦合是经由其他管芯上的另一开关电路达成的。首先，用于控制第一开关电路的第一模块2120(例如，从存储器器件2108、接收机2116、或一些其他组件)获得接收到的信息。例如，用于控制第一开关电路的第一模块2120可以接收影响开关电路如何受控的指示。在一些实现中，用于控制第一开关电路的第一模块2120标识存储该指示的存储器器件2108中的存储器位置，并调用该位置的读操作。在一些实现中，用于控制第一开关电路的第一模块2120处理接收到的指示来确定如何控制开关电路。用于控制第一开关电路2120的第一模块随后基于接收到的信息生成控制开关电路的控制信号。

用于控制第二开关电路的第二模块2122可包括适配成执行有关例如控制开关电路来将一个管芯上的电路径耦合到另一管芯上的电路径的若干功能的电路系统和/或编程(例如，存储在存储介质2104上的用于控制第二开关电路的第二模块2128)。在一些方面，该耦合是经由其他管芯上的另一开关电路达成的。首先，用于控制第二开关电路的第二模块2122(例如，从存储器器件2108、接收机2116、或一些其他组件)获得接收到的信息。例如，用于控制第二开关电路的第二模块2122可以接收影响开关电路如何受控的指示。在一些实现中，用于控制第二开关电路的第二模块2122标识存储该指示的存储器器件2108中的存储器位置，并调用该位置的读操作。在一些实现中，用于控制第二开关电路的第二模块2122处理接收到的指示来确定如何控制开关电路。用于控制第二开关电路2122的第二模块随后基于接收到的信息生成控制开关电路的控制信号。

用于控制第三开关电路的第三模块2124可包括适配成执行有关例如控制开关电路来将一个管芯上的电路径耦合到另一管芯上的电路径的若干功能的电路系统和/或编程(例如，存储在存储介质2104上的用于控制第三开关电路的第三模块2130)。在一些方面，该耦合是经由其他管芯上的另一开关电路达成的。首先，用于控制第三开关电路的第三模块2124(例如，从存储器器件2108、接收机2116、或一些其他组件)获得接收到的信息。例如，用于控制第三开关电路的第三模块2124可以接收影响开关电路如何受控的指示。在一些实现中，用于控制第三开关电路的第三模块2124标识存储该指示的存储器器件2108中的存储器位置，并调用该位置的读操作。在一些实现中，用于控制第三开关电路的第三模块2124处理接收到的指示来确定如何控制开关电路。用于控制第三开关电路2124的第三模块随后基于接收到的信息生成控制开关电路的控制信号。

如上所提及，由存储介质2104存储的编程在由处理电路2110执行时使得处理电路2110执行本文描述的各种功能和/或过程操作中的一者或多者。例如，存储介质2104可包括用于控制第一开关电路的第一模块2126、用于控制第二开关电路的第二模块2128、或用于控制第三开关电路的第三模块2130中的一者或多者。

示例过程

图22解说了根据本公开的一些方面的切换过程2200。过程2200可以在3d-ic(例如，图1、5、6、或9-21中任一者的一个或多个3d-ic)内、至少部分在处理电路(例如，图21的处理电路2110)内发生，该3d-ic和处理电路可以位于电子设备、收发机或一些其他合适的装置内。当然，在本公开的范围内的各个方面中，过程2200可由能够支持切换操作的任何合适的装置来实现。

在框2202，在第一开关电路处，经由第一信号路径接收信号。第一开关电路在位于第一几何平面内的第一管芯上。

该信号可以在不同实现中采取不同形式。在一些方面，该信号可以是(例如，在第一和第二管芯之间选择性地路由的)测试信号。在一些方面，该信号可以是电源电压信号(例如，+3.5v电源电压，-3.5v电源电压等)。

在框2204，第一开关电路被经由第一电路控制以将信号路由到第二开关电路。第一电路在第一管芯上。第二开关电路在位于第二几何平面内的第二管芯上。第二几何平面与第一几何平面不同。

在框2206，第二开关电路被经由第二电路控制以将信号路由到第二信号路径。第二电路在第二管芯上。

在一些方面，第一和第二电路包括逻辑电路。在一些方面，第一和第二开关电路包括模拟开关电路系统。

第一和第二管芯可以用各种方式相对于彼此取向。在一些情况中，第二管芯堆叠在第一管芯顶部。在一些情况中，第一和第二几何平面是并行的，而在其他情况中它们并非如此。

在一些实现中，信号被路由到至少一个其他管芯。例如，过程2200还可以包括经由第二逻辑电路控制第二开关电路来将信号路由到第三开关电路，其中第三电路在位于第三几何平面内的第三管芯上，该第三几何平面与第一和第二几何平面不同。过程2200可以随后包括经由第三逻辑电路控制第三开关电路将信号路由到第三信号路径，其中第三逻辑电路在第三管芯上。

图23解说了根据本公开的一些方面的用于处置故障情况的过程2300。过程2300可以在3d-ic(例如，图1、5、6、或9-21中任一者的一个或多个3d-ic)内、至少部分在处理电路(例如，图21的处理电路2110)内发生，该3d-ic和处理电路可以位于电子设备、收发机或一些其他合适的装置内。当然，在本公开的范围内的各个方面中，过程2300可由能够支持故障操作的任何合适的装置来实现。

在框2302，在第一管芯上标识故障情况。例如，在第一管芯的组件上执行的诊断测试可以返回故障指示。

在框2304，作为在框2302标识故障情况的结果，将信号路由到第二信号路径(例如，在上文的框2206)可以被触发。

在框2306，在一些实现中，作为在框2303标识故障情况的结果，第一管芯被禁用。

在框2308，作为在框2302标识故障情况的结果，第一开关电路可以经由第一电路(例如，逻辑电路)被控制来将信号路由到第二管芯上的存储器器件。用这种方式，在第一管芯被禁用之前，第一管芯上先前存储的或存在的信息可以被存储在存储器器件中。

结论

附图中解说的组件、步骤、特征和/或功能之中的一个或多个可以被重新编排和/或组合成单个组件、步骤、特征或功能，或可以实施在数个组件、步骤或功能中。还可添加附加的元件、组件、步骤、和/或功能而不会脱离本文中所公开的新颖特征。各附图中所解说的装置、设备和/或组件可以被配置成执行本文所描述的一个或多个方法、特征、或步骤。本文中描述的新颖算法还可以高效地实现在软件中和/或嵌入到硬件中。

应理解，所公开的方法中各步骤的具体次序或阶层是示例性过程的解说。基于设计偏好，应理解，可以重新编排这些方法中各步骤的具体次序或阶层。所附方法权利要求以样本次序呈现各种步骤的要素，且并不意味着被限定于所呈现的具体次序或阶层，除非在本文中有特别叙述。附加的元件、组件、步骤、和/或功能也可被添加或不被利用，而不会脱离本公开。

尽管本公开的特征可能已经针对某些实现和附图作了讨论，但本公开的所有实现可包括本文所讨论的有利特征中的一个或多个。换言之，尽管可能讨论了一个或多个实现具有某些有利特征，但也可以根据本文中讨论的各种实现中的任一实现来使用此类特征中的一个或多个。以类似方式，尽管示例实现在本文中可能是作为设备、系统或方法实现来进行讨论的，但是应该理解，此类示例实现可以在各种设备、系统、和方法中实现。

另外，注意到至少一些实现是作为被描绘为流图、流程图、结构图、或框图的过程来描述的。尽管流程图可把各操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可以被重新安排。过程在其操作完成时终止。在一些方面，过程可对应于方法、函数、规程、子例程、子程序等。当过程对应于函数时，它的终止对应于该函数返回调用方函数或主函数。本文中描述的各种方法中的一种或多种方法可部分地或全部地由可存储在机器可读、计算机可读和/或处理器可读存储介质中并由一个或多个处理器、机器和/或设备执行的编程(例如，指令和/或数据)来实现。

本领域技术人员将可进一步领会，结合本文中公开的实现描述的各种解说性逻辑框、模块、电路、和算法步骤可被实现为硬件、软件、固件、中间件、微代码、或其任何组合。为清楚地解说这种可互换性，各种解说性组件、框、模块、电路和步骤在上文已经以其功能性的形式一般性地作了描述。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。

在本公开内，措辞“示例性”用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中用于指两个对象之间的直接或间接耦合。例如，如果对象a物理地接触对象b，且对象b接触对象c，则对象a和c可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。例如，第一管芯可以在封装中耦合至第二管芯，即便第一管芯从不直接与第二管芯物理接触。术语“电路”和“电路系统”被宽泛地使用且意在包括电子器件和导体的硬件实现以及信息和指令的软件实现两者，这些电子器件和导体在被连接和配置时使得能执行本公开中描述的功能而在电子电路的类型上没有限制，这些信息和指令在由处理器执行时使得能执行本公开中描述的功能。

如本文所使用的，术语“确定”涵盖各种各样的动作。例如，“确定”可包括演算、计算、处理、推导、研究、查找(例如，在表、数据库或其他数据结构中查找)、查明、及类似动作。而且，“确定”可包括接收(例如接收信息)、访问(例如访问存储器中的数据)、及类似动作。同样，“确定”还可包括解析、选择、选取、建立、及类似动作。

提供先前描述是为了使本领域任何技术人员均能够实践本文中所述的各种方面。对这些方面的各种修改将容易为本领域技术人员所明白，并且在本文中所定义的普适原理可被应用于其他方面。因此，权利要求并非旨在被限定于本文中所示出的各方面，而是应被授予与权利要求的语言相一致的全部范围，其中对要素的单数形式的引述并非旨在表示“有且仅有一个”——除非特别如此声明，而是旨在表示“一个或多个”。除非特别另外声明，否则术语“某个”指的是“一个或多个”。引述一列项目中的“至少一个”的短语是指这些项目的任何组合，包括单个成员。作为示例，“a、b或c中的至少一者”旨在涵盖：a；b；c；a和b；a和c；b和c；以及a、b和c。本公开通篇描述的各种方面的要素为本领域普通技术人员当前或今后所知的所有结构上和功能上的等效方案通过引述被明确纳入于此，且旨在被权利要求所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利要求书中被显式地叙述。权利要求的任何要素都不应当在35u.s.c.§112第六款的规定下来解释，除非该要素是使用措辞“用于……装置”来明确叙述的或者在方法权利要求情形中该要素是使用措辞“用于……步骤”来叙述的。

相应地，与本文中所描述的和附图中所示的示例相关联的各种特征可实现在不同示例和实现中而不会脱离本公开的范围。因此，尽管某些具体构造和安排已被描述并在附图中示出，但此类实现仅是解说性的并且不限制本公开的范围，因为对所描述的实现的各种其他添加和修改、以及删除对于本领域普通技术人员而言将是明显的。因此，本公开的范围仅由所附权利要求的字面语言及其法律等效来确定。