10、910具有与图2所示栅极氧化物234相似的形状。例如，栅 极氧化物510、710、910具有比栅极氧化物510、710、910的其他段（例如外段）要厚的内段 514、714、914。在所示实施例中，栅极氧化物510、710、910在内段514、714、914中具有分别 为0. 1微米、0. 25微米和0. 55微米的厚度尺寸516、716、916。备选地，可使用其他厚度尺 寸 516、716、916。
[0030] 在图5、图7和图9中示出表示离IGFET装置500、700、900的左侧的距离的水平轴 314W及表示离半导体主体502、702、900的顶侧的距离的垂直轴316。
[0031] 继续参照图5、图7和图9,图6、图8和图10分别示出图5、图7和图9所示的 IGFET装置500、700、900中的电场与位置之间的关系。例如，图6示出IGFET装置500的关 系600、602,图8示出IGFET装置700的关系800、802,W及图10示出IGFET装置900的关 系 1000、1002。
[0032] 沿着水平轴314 (其表示离对应IGFET装置的左侧的横向距离）和垂直轴404 (其 表示单位为每厘米100000伏特（例如（V/cm3)Xl〇6)的电场的幅值）来示出图6、图8和 图10所示的关系。
[0033] 关系600、800、1000表示半导体主体502、702、902中在水平轴314的不同横向距 离的电场的幅值。关系602、802、1002表示栅极氧化物510、710、910中在水平轴314的不同 横向距离的电场的幅值。如图4、图6、图8和图10所示，栅极氧化物310、510、710、910中的 电场随栅极氧化物的内段的增加厚度尺寸而降低。栅极氧化物310中的电场接近4020000V/cm3的值，栅极氧化物510中的电场接近4000000V/cm3的值，栅极氧化物710中的电场接 近3040000V/cm3的值，W及栅极氧化物910中的电场接近刚好超过2250000V/cm3的值。
[0034] 如上所述，与栅极氧化物310、510、710、910的内段关联的厚度尺寸322、516、716、 916分别是0. 05微米、0. 1微米、0. 25微米和0. 55微米。栅极氧化物中的电场的其他降低 可采用内段的其他厚度尺寸来实现。例如，栅极氧化物的内段的厚度尺寸可增加到0.4微 米，使得栅极氧化物中的电场接近3750000V/cm3的值。因此，在一个实施例中，当第一阱区 中的渗杂剂浓度增加和/或渗杂表面区域相对于常规IGFET装置设置在IGFET装置中时， 如上所述，增加IGFET装置中的栅极氧化物的内段的厚度尺寸能够引起栅极氧化物中的降 低电场。又如上所述，降低栅极氧化物中的电场能够增加IGFET装置的有用寿命或使用期 限。
[0035] 图12至图16示出J阳T区域之上越来越厚的氧化物对6. 5kV的氧化物电场的影 响。图12A、图13A、图14A、图15A和图16A示出具有J阳T区之上的不同氧化物厚度（tjwT M)的IGFET装置的不同实施例的截面图。图12B、图13B、图14B、图15B和图1她示出沿对 应图12A、图13A、图14A、图15A和图16A所示装置的SiC-Si02界面的电场。图12A中的 JFET区之上的氧化物厚度在图13A中是0. 05ym、0. 1ym、在图14A中是0. 15ym、在图 15A中是0. 25ymW及在图16A中是0. 55ym。较厚的氧化物降低中屯、电场，但是W较薄 氧化物部分与较厚氧化物部分之间的过渡边缘处的电场为代价。
[0036] 图17至图20示出氧化物锥角和氧化物厚度的影响，同时将电场保持为低于4. 0 Mv/cm。图17A、图18A、图19A和图20A示出具有不同氧化物锥角的IGFET装置的不同实施 例的截面图。JFET区之上的氧化物厚度（tjPETDx)在图17A、图18A和图19A中是0. 55ym， W及在图20A中是0. 2ym。氧化物锥角在图17A中大约为90度，在图18A和图20A中大 约为45度，W及在图19A中大约为17度。在另一个实施例中，氧化物锥角可W在75与105 度之间、在30与50度之间或者在10与30度之间。
[0037] 图17B、图18B、图19B和图20B示出沿对应图17A、图18A、图19A和图20A所示装 置的SiC-Si02界面的电场。在一个实施例中，图18A和图18B示出氧化物的厚度和锥角的 进一步优化，其中6度锥度提供一个实施例中的改进解决方案。
[003引 Si02中的电场能够通过将J阳T区上方的氧化物的厚度增加到如图12至16所示 一直到0.5ym有效地降低，同时通过没有传导沟道之上的栅极氧化物的任何较厚部分（P阱区）不损害装置的通态电阻。应当注意，尽管电场在JFET区的中屯、降低到低于3MV/cm， 但是其值能够因场聚集（fieldcrowding)而在厚氧化物区的角附近一直增加到6MV/cm。 该会超过电场小于或等于4MV/cm的可靠性要求。氧化物厚度的附加优化指示Si02的0. 15 ym在JFET区的中屯、W及在厚氧化物区的角附近提供相同电场值（~3. 8MV/cm)。
[0039] 在厚氧化物的角附近的电场的附加抑制能够通过使氧化物倾斜（例如通过提供 斜面结构）来得到。如图19A和图19B所示，具有大约17度的角的斜面0.5ym氧化物允 许角电场从6MV/cm降低到4. 5MV/cm。氧化物厚度和斜角的进一步优化在图18A和图18B 中示出，其中表明斜角能够降低峰值JFET电场，其在非斜面示例的薄-厚氧化物过渡边缘 处发生。图14所示的实施例具有小于4. 0MV/cm的电场。
[0040] 图11是用于提供IGFET装置的方法1100的一个实施例的流程图。方法1100可 用来创建本文所述IGFET装置的一个或多个，例如图1、图5、图7和图9所示的IGFET装置 106、500、700和/或900。虽然本文中参照图2所示的IGFET装置106的组件，但是本论述 同样适用于本文所示和所述的其他IGFET装置500、700、900的相似或相同组件。
[0041] 在1102,提供半导体主体。例如，能够提供半导体材料、例如SiC层。备选地，可使 用另一种类型的材料。层可W是在衬底上沉积或外延生长的层，或者可作为半导体晶圆来 提供。在一个实施例中，例如采用n型渗杂剂对半导体主体进行渗杂。半导体主体可经过 较高渗杂，使得半导体主体是n渗杂主体。备选地，可使用P型渗杂剂。
[0042] 在一个实施例中，半导体主体可包括在半导体主体一侧（其处将接合传导漏极） 处或附近的渗杂层。例如，通常在重渗杂衬底214上外延生长主体层200时，形成层214。
[0043] 在1104,第一阱区在半导体主体中形成。例如，第一阱区216可通过对半导体主 体200的对应体积进行渗杂来形成。在一个实施例中，通过采用可去除掩模（例如使用光 亥IJ)覆盖半导体主体200的体积，并且将渗杂剂扩散和/或离子植入第一阱区216中，来形 成第一阱区216。然后从半导体主体200去除可去除掩模。第一阱区216可使用与半导体 主体200中的渗杂剂带相反电荷的渗杂剂来形成。例如，在半导体主体200渗杂有n型渗 杂剂的情况下，第一阱区216可使用P型渗杂剂来形成。备选地，在半导体主体200渗杂有 P型渗杂剂的情况下，第一阱区216可使用n型渗杂剂来形成。
[0044] 在一个实施例中，第一阱区216可比半导体主体200明显更重地渗杂。当第一阱 区216具有比半导体主体200中的渗杂剂浓度大至少一个数量级（例如10倍）的渗杂剂 浓度时，第一阱区216可W更重地渗杂。备选地，当第一阱区216具有比半导体主体200中 的渗杂剂浓度大至少两个数量级（例如100倍）的渗杂剂浓度时，第一阱区216可W更重 地渗杂。在另一个实施例中，当第一阱区216具有比半导体主体200中的渗杂剂浓度大至 少=个数量级（例如1000倍）的渗杂剂浓度时，第一阱区216可W更重地渗杂。但是，可 使用渗杂剂浓度的差的其他不同数量级。
[0045] 在1106,第二阱区在半导体主体中形成。例如，第二阱区220可通过渗杂第一阱 区216内部的半导体主体200的对应体积来形成。能够通过采用可去除掩模（例如使用光 亥IJ)覆盖半导体主体200的体积，并且将渗杂剂扩散和/或离子植入第二阱区220中，来形 成第二阱区220。然后从半导体主体200去除可去除掩模。第二阱区220可使用与第一半 导体区216中的渗杂剂带相反电荷的渗杂剂来形成。例如，在第一阱区216渗杂有P型渗 杂剂的情况下，第二阱区220可使用n型渗杂剂来形成。备选地，在第一阱区216渗杂有n 型渗杂剂的情况下，第二阱区220可使用P型渗杂剂来形成。
[0046] 在1110,将栅极电介质生长或沉积（或者两者）到半导体主体上。例如，可通过覆 盖半导体主体200中栅极氧化物234将不存在的部分（例如使用光刻），并且在半导体主体 200的外露部分上生长介电层（例如二氧化娃层），来沉积栅极氧化物234。为了提供栅极 氧化物234的较厚内部部分246,可去除掩模可沉积到半导体主体200上，并且在半导体主 体200中由掩模暴露的区域上生长较薄部分244、248和内部部分246的第一部分。然后， 可去除掩模，并且可提供另一个可去除掩模，其覆盖栅极氧化物234的外部部分244、248， 同时暴露内部部分246。然后能够生长栅极氧化物234的内部部分246的其余厚度，并且能 够去除掩模。
[0047] 在1112,传导触点沉积到半导体主体上。例如，可提供栅极触点250