要的离子。主 要处理包括1.磁分析器；2.聚焦透镜；3.法拉弟杯；4.后加速电极；5.电子浴发生器。其 中，磁分析器利用不同荷质比的离子在磁场下运动轨迹的不同将离子分离，选出所需的杂 质离子。聚焦透镜用于在束流周围产生电子来保持束流的不发散。
[0046] 通常注入离子将在相应的晶体结构中形成空穴或电子，从而改变相应半导体的电 性能。但是本实施例进入离子注入的目的并不是为了半导体的电性能，而是使注入的离子 与隔离结构202中的硅原子反应形成化学键，从而钝化隔离结构202,使隔离结构202在晶 体管形成过程的清洗步骤过程中，降低清洗溶液对隔离结构202的刻蚀速率，进而减少所 述清洗工艺过程中隔离结构202的损耗量。
[0047] 而隔离结构202在后续清洗步骤过程中的损耗量一旦减少，后续填充在凹槽中的 外延层就不会延伸到凹槽以外的地方，从而防止沟道区的导电性能发生改变。
[0048] 本实施例中，离子注入采用的离子300为碳离子和氮离子的至少其中之一。碳离 子和氮离子会与隔离结构202中的硅原子形成硅-碳键或者硅-氮键，从而降低后续清洗 溶液对隔离结构202的刻蚀速率，即减小所述清洗溶液对隔离结构202的清洗损耗，进而防 止栅极结构下方的沟道区侧（表）面被暴露出来。
[0049] 本实施例中，离子注入采用的离子浓度范围可以为lE13/cm2~lE15/cm 2,如果离 子浓度低于lE13/cm2,则隔离结构202中的原子与碳离子（或氮离子）形成的硅-碳键 (硅-氮键）太少，对隔离结构202的钝化作用较弱，难以在后续清洗工艺过程中保护隔离 结构202不受过多损耗。而如果离子浓度高于lE15/cm2,容易导致相应的离子向外扩散，影 响晶体管的性能。
[0050] 本实施例中，离子注入采用的离子能量范围为lkV~20kV。离子能量需要大于 lkV，以保证其进入相应的有源区201和隔离结构202,但同时，需要控制离子能量在20kV以 下，以防止离子注入深度太大。
[0051] 本实施例中，有源区201中进行所述离子注入的深度（如图3中虚线框203所包 围区域的高度，未标注）小于后续形成的凹槽（请参考图8)的深度，从而保证有源区201 中进行了离子注入的部分能够在后续凹槽形成过程中，被全部刻蚀去除，从而防止所注入 的离子影响后续源漏区域的电性能。
[0052] 需要说明的是，本实施例中，对有源区201和隔离结构202同时进入离子注入，可 以保证隔离结构202与有源区201交界的部分得到注入充分的离子，使后续隔离结构202 损耗更小。但是，在本发明的其它实施例中，也可以采用能够钝化所述隔离结构的离子对隔 离结构单独进行离子注入，而不对有源区进行所述离子注入。此时，可以采用保护层保护有 源区，然后单独对隔离结构进行离子注入。并且，为了使隔离结构与有源区交界处得到较好 的注入，可以令保护层适当暴露有源区与隔离结构相邻的部分。
[0053] 请参考图8,在进行离子注入后，在栅极结构两侧的有源区201内形成凹槽204。
[0054] 本实施例中，通过在有源区201内形成凹槽204,还同时将有源区201中进行离子 注入的部分刻蚀去除，从而防止上述离子注入对有源区201电学性能的影响。并且前面已 经提到，正是考虑到完全去除有源区201中进行离子注入的部分，因此上述离子注入的过 程中，离子注入的深度小于凹槽204的深度。
[0055] 请参考图9,处理凹槽204,使凹槽204呈西格玛形（Sigma形），即形成呈西格玛形 的凹槽205。
[0056] 本实施例中，可以采用四甲基氢氧化铵（TMAH)溶液的湿法刻蚀工艺处理凹槽 204。TMAH溶液对硅衬底{100}晶面族和{110}晶面族的刻蚀速率大于对硅衬底{111}晶 面族的刻蚀速率，因此，可以将凹槽204处理成呈西格玛形的凹槽205,并且TMAH溶液具有 晶向选择性好、刻蚀速率高、无毒、无污染和便于操作等优点。TMAH溶液中还可以添加表面 活化剂（surfactants)。
[0057] 请继续参考图9,在处理凹槽204形成呈西格玛形的凹槽205后，对凹槽205进行 清洗处理的步骤。
[0058] 本实施例中，所述清洗步骤可以去除呈西格玛形的凹槽205中，刻蚀步骤导致的 残留物和杂质，从而利于后续应力衬垫层的生长。所述清洗过程采用的清洗溶液可以是稀 释的氢氟酸（DHF)，稀氢氟酸中，氟化氢与水的质量比为1:50~1:500。氢氟酸对隔离结构 202中的硅-氧键的破坏作用较大，但是对硅-碳键和硅-氮键的破坏作用较小，因此，在对 隔离结构202进行上述离子注入之后，在采用稀氢氟酸清洗凹槽205时，隔离结构202受到 的损耗作用减小。
[0059] 由于本实施例中先对隔离结构202进行了上述离子注入，因此所述清洗步骤对隔 离结构202的刻蚀速率可以减少至30 %以下，因此，所述清洗步骤对隔离结构202的损耗作 用可以降低至30A以下（而现有方法通常导致隔离结构的损耗在100矣以上），因此，通过 所述离子注入后，有源区201的侧表面不会被暴露，因此隔离结构202的损耗基本不影响后 续应力衬垫层的填充。
[0060] 请参考图10,在图9中呈西格玛形的凹槽205内形成应力衬垫层250。
[0061] 本实施例中，当形成PM0S晶体管时，应力衬垫层250可以为硅锗层，当形成NM0S 晶体管时，应力衬垫层250可以为硅碳层。本实施例具体以形成PM0S晶体管为例进行说明。
[0062] 本实施例中，形成应力衬垫层250的工艺可以为选择性外延生长工艺，所述 选择性外延生长工艺可以采用低压化学气相沉积（LPCVD)、等离子体增强化学气相沉积 (PECVD)、超高真空化学气相沉积（UHVCVD)、快速热化学气相沉积（RTCVD)和分子束外延 (MBE)中的一种。
[0063] 具体的，形成应力衬垫层250的过程可以为：在呈西格玛形的凹槽内先形成籽晶 层（seed layer)，所述籽晶层为薄层单晶硅层或者具有低锗含量的锗硅层，然后在所述籽 晶层上继续形成硅锗层（嵌入式锗硅层），即形成应力衬垫层250。
[0064] 请参考图11，图11为图10所示结构的俯视图，换言之，图10为图11所示结构沿 D-D虚线切割得到的剖面示意图。从中可以看到，应力衬垫层250位于栅极结构两侧，而隔 离结构202与应力衬垫层250紧密相邻。
[0065] 图中虽未显示，但在形成应力衬垫层之后，还可以在应力衬垫层上形成帽层（cap layer，未示出），所述帽层可以为单晶硅层或者具有低锗含量的锗硅层。
[0066] 本实施例后续还包括对应力衬垫层250进行离子掺杂工艺，从而得到掺杂的应力 衬垫层，并最终得到在所述栅极结构其中一侧的源极，在栅极结构另一侧的漏极，即进一步 形成完整的PM0S晶体管。
[0067] 本实施例所提供的晶体管的形成方法中，通过采用能够钝化隔离结构202的离子 对隔离结构202进行离子注入，从而使隔离结构202在晶体管形成工艺中的清洗步骤中损 耗减少，因此在所述清洗步骤之后，沟道区侧面不会被暴露，从而保证后续应力衬垫层250 不直接接触沟道区侧面，防止应力衬垫层250中通过所述离子掺杂掺入的导电离子扩散至 沟道区，从而提商晶体管的性能。
[0068] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所 限定的范围为准。
【主权项】
1. 一种晶体管的形成方法，其特征在于，包括： 提供半导体衬底，所述半导体衬底包括多个有源区和位于相邻有源区之间的隔离结 构； 在所述半导体衬底上形成栅极结构，所述栅极结构横跨至少一个所述有源区； 在形成所述栅极结构之后，采用能够钝化所述隔离结构的离子对所述隔离结构进行离 子注入； 在进行所述离子注入后，在所述栅极结构两侧的有源区内形成凹槽； 在所述凹槽内形成应力衬垫层。2. 如权利要求1所述的晶体管的形成方法，其特征在于，在对所述隔离结构进行离子 注入时，同时所述栅极结构两侧的有源区进行所述离子注入。3. 如权利要求1或2所述的晶体管的形成方法，其特征在于，所述离子注入采用的所述 离子为碳离子和氮离子的至少其中之一。4. 如权利要求1或2所述的晶体管的形成方法，其特征在于，所述离子注入采用的所述 离子浓度范围为lE13/cm2~lE15/cm2。5. 如权利要求1或2所述的晶体管的形成方法，其特征在于，所述离子注入采用的所述 离子能量范围为lkV~20kV。6. 如权利要求2所述的晶体管的形成方法，其特征在于，所述有源区中，进行所述离子 注入的深度小于所述凹槽的深度。7. 如权利要求1、2或6所述的晶体管的形成方法，其特征在于，在处理所述凹槽后，且 在形成所述应力衬垫层前，还包括进行清洗处理的步骤。8. 如权利要求7所述的晶体管的形成方法，其特征在于，所述清洗处理采用的清洗溶 液为稀氢氟酸。9. 如权利要求8所述的晶体管的形成方法，其特征在于，所述稀氢氟酸中，氟化氢与水 的质量比为1:50~1:500。10. 如权利要求1所述的晶体管的形成方法，其特征在于，所述应力衬垫层为硅锗层或 者石圭碳层。
【专利摘要】一种晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括多个有源区和位于相邻有源区之间的隔离结构；在所述半导体衬底上形成栅极结构，所述栅极结构横跨至少一个所述有源区；在形成所述栅极结构之后，采用能够钝化所述隔离结构的离子对所述隔离结构进行离子注入；在进行所述离子注入后，在所述栅极结构两侧的有源区内形成凹槽；在所述凹槽内形成应力衬垫层。所述形成方法形成的晶体管性能提高。
【IPC分类】H01L21/8238
【公开号】CN105374750
【申请号】CN201410432202
【发明人】韩秋华
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年3月2日
【申请日】2014年8月28日