超薄半导体元件封装结构的制造方法
【专利摘要】超薄半导体元件封装结构的制造方法，包括：提供包含多个半导体元件的晶圆，每一半导体元件具有主动面与背面，并且主动面上具有主动区与外部区，主动区设有第一电极及第二电极，且外部区区分为切割部与通道部；形成图案化保护层于主动面上，图案化保护层具多个开口以暴露第一电极、第二电极以及外部区；形成一开槽于所述通道部，其中开槽的深度小于晶圆的厚度；形成一导电结构于开槽内；将晶圆固定于支撑卡具上，并对背面执行薄化制作过程，以暴露开槽内的导电结构；在背面形成背电极层；以及移除支撑卡具并形成多个外部接触垫，再沿切割部执行切割步骤。本发明的制造方法，在移除支撑卡具之后，背电极层对晶圆提供支撑强度，可降低晶圆的破损率。
【专利说明】
超薄半导体元件封装结构的制造方法
技术领域
[0001]本发明涉及一种半导体封装制作过程，尤其涉及一种利用晶圆级芯片尺寸封装制作过程来形成超薄半导体元件封装结构的方法。
【背景技术】
[0002]在晶圆级芯片尺寸封装(WaferLevel Chip Scale Packaging，WLCSP)技术中，整片晶圆生产完成后可以直接对晶圆进行封装，之后再将多个单颗晶粒从晶圆上予以分离，所以最终获得的芯片的尺寸几乎等同于原晶粒的大小。因此，当前的晶圆级封装技术广泛应用在功率元件的封装。
[0003]另外，垂直型功率元件，如垂直型金氧半场效晶体管、绝缘栅双极型晶体管(IGBT)以及二极管等大都应用于电源电路中。然而，垂直型功率元件在导通状态下，其功率损失发生电流垂直流动的路径中。以垂直式金氧半场效晶体管为例，电流是由主动面的源极流向芯片背面的漏极。若能降低电流路径中的电阻，就能提高效率。
[0004]随着对电源效率的要求日趋严格，除了通过变更芯片结构设计与材料来提升电源效率之外，将芯片的基底薄化亦可降低电流路径中的电阻而提高电源效率。在不影响机械结构以及崩溃电压的情况下，减薄晶圆是用来降低垂直型功率元件的电阻的有效手段。但晶圆越薄越容易发生翘曲，这会导致在运输过程或是在制备流程中，晶圆容易破裂。
【发明内容】
[0005]本发明所要解决的技术问题在于，针对现有技术的不足提供一种超薄半导体元件封装结构的制造方法，其在施以薄化制作过程之前，先在晶圆主动面完成部分线路重分布层，再将晶圆固定于一支撑卡具上进行薄化，以避免晶圆在薄化后发生翘曲。
[0006]本发明所要解决的技术问题是通过如下技术方案实现的:
[0007]—种超薄半导体元件封装结构的制造方法，包括下列步骤:首先，提供一晶圆，晶圆包含多个半导体元件，其中多个半导体元件中的一第一半导体元件具有一主动面与一背面，且主动面具有一主动区与一外部区，所述主动区设有第一电极及第二电极，所述外部区区分为一切割部与一通道部；后续，形成图案化保护层于主动面上，其中图案化保护层具多个开口以暴露第一电极、第二电极以及外部区；接着，形成一开槽于所述通道部，其中开槽具有一第一深度，且第一深度小于晶圆的厚度；接着，形成一导电结构于开槽内；另外，提供一支撑卡具，并将晶圆固定于支撑卡具上，其中主动面是面向支撑卡具而设置；随后，执行一薄化制作过程于第一半导体元件背面，以暴露开槽内的导电结构，再将背电极层形成于第一半导体元件的背面；在移除支撑卡具之后，形成多个外部接触垫于所述第一电极、所述第二电极以及所述导电结构上，再沿切割部执行切割步骤。
[0008]更好地，在执行所述薄化制作过程后，所述开槽具有一第二深度，且所述第二深度小于所述第一深度。
[0009]更好地，所述第一电极为栅极电极、所述第二电极为源极电极且所述背电极层为漏极电极。
[0010]更好地，所述支撑卡具包括一板体与一黏着层，当所述晶圆被固定于所述支撑卡具时，所述黏着层形成于所述主动面与所述板体之间。
[0011]更好地，在形成一开槽于所述通道部之后，更包括:
[0012]形成一金属障壁层顺形地覆盖所述开槽的内侧壁、所述图案化保护层、所述第一电极与所述第二电极；
[0013]形成一光阻层于所述金属障壁层上，其中所述光阻层具有多个开口图案，分别对应定义所述第一电极、所述第二电极以及所述通道部的位置；
[0014]形成一金属导电结构填入所述开槽内，并形成一金属导电层于多个所述开口图案中；以及
[0015]去除所述光阻层及所述光阻层覆盖的所述金属障壁层，以形成一第一接垫、一第二接垫及该导电结构。
[0016]更好地，所述导电结构包括位于所述主动面上的一接触垫与位于所述开槽中的一连接部。
[0017]更好地，在形成所述第一接垫、第二接垫与所述导电结构之后，且在将所述晶圆固定于所述支撑卡具之前，更包括:
[0018]形成一介电层于所述主动面上，其中所述介电层具有多个开口区，以暴露部分所述第一接垫、部分所述第二接垫、部分所述接触垫及所述切割部。
[0019]更好地，在形成所述介电层于所述主动面之后，更包括通过多个所述开口区，分别在所述第一接垫、所述第二接垫及所述接触垫上形成多个所述外部接触垫。
[0020]更好地，所述金属障壁层的材料为自由钛、铜、钨及其任意组合所组成的群组其中之一种。
[0021]更好地，在移除所述支撑卡具的步骤后，且在执行所述切割步骤之前，更包括以一导电胶将一金属片贴附于所述背电极层上。
[0022]更好地，在执行所述切割步骤之后，形成多个相互分离的半导体元件封装结构，且所述制造方法更包括:
[0023]提供一导线架，所述导线架包括多个晶粒座；
[0024]将已切割的所述每一半导体元件封装结构以一导热胶材分别固设于多个所述晶粒座上；以及
[0025]切割所述导线架，以将多个所述晶粒座由所述导线架上分离。
[0026]本发明的有益效果在于，本发明实施例所提供的超薄半导体元件封装结构的制造方法，其借助于在执行薄化制作过程之前，先完成部分线路重分布层的制作，并且在薄化制作过程中，将晶圆固定于一支撑卡具上，可避免晶圆在薄化后发生翘曲的机率，从而避免晶圆在后续制作过程中崩裂。另外，支撑卡具是在完成背电极层的制作之后才移除，因此，在移除支撑卡具之后，背电极层也可对晶圆提供支撑强度，可降低晶圆的破损率。
[0027]为了能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
【附图说明】
[0028]图1为本发明实施例的超薄半导体元件封装结构的制造方法的流程图；
[0029]图2A至2M为本发明一实施例的超薄半导体元件封装结构在各步骤中的局部剖面示意图；
[0030]图3A为本发明一实施例的超薄半导体元件封装结构的剖面示意图；
[0031]图3B为本发明另一实施例的超薄半导体元件封装结构的剖面示意图；
[0032]图4为图3B的超薄半导体元件封装结构放置于导线架的俯视示意图。
[0033]【附图标记说明】
[0034]第一半导体元件I
[0035]主动面10
[0036]背面11、11，
[0037]第一电极103
[0038]第二电极104
[0039]外部区101
[0040]开槽1lh
[0041]主动区102
[0042]切割部1la
[0043]通道部1lb
[0044]图案化保护层12
[0045]开口12a_12c
[0046]第一光阻层13
[0047]图案130
[0048]背电极层19
[0049]导电结构20、20’
[0050]连接部20a、20a’
[0051]接触垫20b
[0052]第一接垫21
[0053]第二接垫22
[0054]金属障壁层14
[0055]第二光阻层15
[0056]金属导电结构16
[0057]金属导电层17
[0058]介电层18
[0059]开口区18a_18d
[0060]支撑卡具6
[0061]板体60
[0062]黏着层61
[0063]外部接触垫7a_7c
[0064]导线架3
[0065]晶粒座30
[0066]框条31
[0067]金属片8
[0068]导电胶9
[0069]切割线4、5
[0070]半导体元件封装结构Ml、M2
[0071]开槽宽度W
[0072]第一深度hi
[0073]第二深度h2
[0074]晶圆厚度T
[0075]流程步骤S10-S109
【具体实施方式】
[0076]请参阅图1，其为本发明一实施例的超薄半导体元件封装结构的制造方法的流程图。请配合参照图2A至图2L，其为本发明实施例的超薄半导体元件封装结构在各步骤中的局部剖面示意图。
[0077]在步骤SlOO中，提供包含多个半导体元件的晶圆。构成晶圆的材料通常为硅，但也可以是其他半导体材料，例如砷化镓。在本发明实施例中，晶圆的厚度大约是250至700 μm0在本发明实施例中，晶圆已经完成元件制作的制作过程，且包括多个半导体元件。
[0078]本发明所提供的超薄半导体元件封装结构的制造方法所形成的封装结构中，只有一个半导体元件，例如仅包括第一半导体元件I。但在其他实施例中，也可以由两个半导体元件形成一个封装结构。因此，封装结构中所包含的半导体元件的数量并不限制。本发明实施例中，第一半导体元件I为垂直式功率元件，例如是垂直式金氧半场效晶体管(MOSFET)。
[0079]请参照图2A。图2A中为晶圆的局部剖面示意图，也就是第一半导体元件的局部剖面示意图。第一半导体元件I具有一主动面10以及与主动面10相反的一背面11，其中第一半导体元件I的背面11为晶圆的背面的一部份。
[0080]第一半导体元件I在主动面10上定义出外部区101与主动区102。外部区101环绕主动区102，也就是位于第一半导体元件I的周边区域。主动区102位于半导体元件I的中间区域，并且主动区102内配设有一第一电极103及一第二电极104。在本发明实施例中，第一电极103为栅极电极，而第二电极104为源极电极。
[0081]第一半导体元件I的外部区101可被区分为切割部1la及通道部101b。在本发明实施例中，是一个半导体元件对应一个通道部，或者是有多个半导体元件对应同一通道部，在本发明中不限制半导体元件与通道部之间的配置与对应关系。
[0082]接着进行步骤S101，形成图案化保护层于主动面上。如图2A中所示，第一半导体元件I的主动面10上已形成图案化保护层12。图案化保护层12可以是介电层，可保护第一半导体元件I的主动区102，以免主动区102在后续的制作过程中受到污染，而影响元件特性。
[0083]图案化保护层12具有复数个开口 12a_12c。在本实施例中，开口 12a_12c分别暴露第一半导体元件I的第一电极103、第二电极104以及外部区101。图案化保护层12的材料可以是磷娃玻璃(phosphosilicate glass)、聚酰亚胺(polyimide)、氮化娃(siliconnitride)或是氧化娃(silicon oxide，S14)。在本实施例中，图案化保护层12的厚度范围大约介于0.5至5 μπι之间。
[0084]详细而言，在本发明实施例中，第一半导体元件I的第一电极103与第二电极104的部分边缘区域会被图案化保护层12覆盖，而第一电极103与第二电极104的中间区域则会分别通过开口 12a与开口 12b而裸露出来。另外，在本实施例中，图案化保护层12的开口 12c是暴露第一半导体元件I的外部区101。在其他实施例中，若是在主动面10上已经形成保护层，则可省略步骤S101。请再参照图1，在步骤S102中，形成开槽于通道部。请参照图2B与图2C，为本发明实施例的超薄半导体元件封装结构在步骤S102中的剖面示意图。在本实施例中，形成开槽1lh于通道部1lb的步骤是利用曝光、显影及蚀刻制作过程来实现。详细而言，如图2B所示，先形成一第一光阻层13于第一半导体元件I的主动面10上，其中第一光阻层13的图案130预先定义出开槽1lh的位置。接着，如图2C所示，利用蚀刻制作过程，例如湿式或干式蚀刻制作过程，对第一半导体元件I进行蚀刻而形成开槽101h，其中开槽1lh的位置位于通道部101b。然而，在其他实施例中，也可以利用机械切割或者是激光切割，来形成开槽101h。
[0085]在本发明实施例中，开槽1lh具有一第一深度hl，而第一深度hi是小于晶圆的厚度T。换句话说，开槽1lh为盲孔(blind hole)。当利用湿式蚀刻制作过程来形成开槽1lh时，可通过调整蚀刻剂的种类、浓度和温度来控制蚀刻速率，从而控制开槽1lh的第一深度hi。在本发明实施例中，开槽1lh的第一深度hi会根据薄化后晶圆的厚度来调整。在较佳实施例中，开槽1Ih的第一深度hi是大于薄化后晶圆的厚度。举例而言，若预设薄化后晶圆的厚度为50 μπι，则开槽1lh的第一深度hi大于50 μπι，较佳为60 μπι。
[0086]要特别说明的是，开槽1lh在后续的制作过程中会填入导电结构以电性连接第一半导体元件I的漏极。若开槽1lh的宽度W太小，不利于半导体元件封装结构输出大电流，若开槽1lh的宽度W太宽，则会压缩切割部1la的面积。因此，在本实施例中，开槽1lh宽度W的范围是介于5 μπι至50 μπι之间。形成开槽1lh之后，将第一光阻层13去除。
[0087]请再参照图1，在步骤S103中，形成导电结构于开槽内。请参照图2D至图2F，分别为本发明实施例的超薄半导体元件封装结构在步骤S103中的剖面示意图。如图2D所示，至少一金属障壁层14形成于主动面10上。金属障壁层14顺形地覆盖开槽1lh的内侧壁、图案化保护层12、第一电极103与第二电极104。在本实施例中，是利用溅镀的方式来形成金属障壁层14，且构成金属障壁层14的材质可选自由钛、铜、钨及其任意组合所组成的群组其中之一种。另外，金属障壁层14的厚度可介于0.2 μπι至10 μπι。
[0088]请参照图2Ε，接着形成第二光阻层15于金属障壁层14上，其中第二光阻层15具有多个开口图案(未标出)。第二光阻层15的多个开口图案是分别对应定义第一电极103、第二电极104及开槽1lh的位置，以分别用来定义在后续制作过程中所要形成的多个外部接触垫的位置与形状。
[0089]在一实施例中，外部区101的切割部1la会完全被第二光阻层15所覆盖。并且，其中一开口图案对应于开槽1lh的孔径大于开槽1lh的宽度W，以暴露开槽1lh以及部分位于通道部1lb与主动区102上的金属障壁层14。第二光阻层15的多个开口图案将定义出多个接触垫的形状与位置，而接触垫将在后续制作过程中用以使第一半导体元件I和电路板上的电子元件电性连接。
[0090]继续参照图2E。如图2E所示，接着形成金属导电结构16于开槽1lh中，并在第二光阻层15的多个开口图案中形成金属导电层17。详细而言，金属导电结构16会先填满开槽101h，再分别在多个开口图案所定义的位置形成金属导电层17。在本实施例中，是采用电镀的制作过程来形成金属导电结构16与金属导电层17，且金属导电结构16与金属导电层17的材料为铜、镍或其他合金。金属导电层17的厚度介于5至30 μπι。
[0091]接着，请参照图2F，去除第二光阻层15以及第二光阻层15所覆盖的金属障壁层14，以形成第一接垫21、第二接垫22与导电结构20。导电结构20包括一连接部20a与一接触垫20b。填入开槽1lh中的金属障壁层14与金属导电结构16共同形成连接部20a，而主动面10上的金属障壁层14与金属导电层17共同形成接触垫20a。
[0092]接着，请参照图2G，形成一介电层18于主动面10，其中介电层18具有多个开口区18a-18d，以分别暴露部分第一接垫21、部分第二接垫22、部分接触垫20b以及切割部101a，其中开口区18a-18c分别在第一接垫21、第二接垫22与接触垫20b上，定义在后续制作过程中所形成的多个电气接点的位置。
[0093]另一方面，介电层18可用来辅助保护主动面10，且介电层18的材料可选择聚酰亚胺(polyimide，PI)或是苯并环丁稀(benzocyclobutene, BCB)聚合物。在一实施例中，介电层18的厚度介于5至20 μπι。其中形成介电层18的步骤为选择性步骤。在另一实施例中，形成介电层18的步骤也可以被省略。
[0094]请再参照图1，在步骤S104中，提供一支撑卡具，并将晶圆固定于支撑卡具上，其中主动面面向支撑卡具而设置。请参照图2Η，为本发明实施例的超薄半导体元件封装结构在步骤S104中的剖面示意图。
[0095]如图2Η所示，晶圆被固定于支撑卡具6上时，第一半导体元件I的主动面10是面向支撑卡具6而设置。另外，在本发明实施例中，支撑卡具6包括一板体61及一黏着层60，当晶圆被固定在支撑卡具6上时，黏着层60是形成于主动面10与板体61之间。也就是说，晶圆是借助于黏着层60连接于板体61，但黏着层60与金属导电层17以及介电层18之间的结合力偏弱，因此当支撑卡具6由晶圆上移除时，可以利用手或机器将支撑卡具6与第一半导体元件I分离。
[0096]黏着层60可以是双面胶带或者是其他可剥离胶，例如紫外光固化胶、热固化胶或金属胶带。在其他实施例中，黏着层60可以是能重复黏贴的感压胶(pressure sensitiveadhesives)，其例如是橡胶感压胶、压克力感压胶或娃氧树脂(silicone)感压胶。
[0097]请再参照图1，接着进行步骤S105。在步骤S105中，由背面执行一薄化制作过程，以暴露开槽内的导电结构。请参照图21，为本发明实施例的超薄半导体元件封装结构在步骤S105中的剖面示意图。薄化制作过程可以是机械式背面研磨制作过程，也就是利用机械磨薄机由第一半导体元件I的背面11进行薄化制作过程，直到开槽1lh内的导电结构20’的连接部20a’由第一半导体元件I的底部露出。也就是说，在执行薄化制作过程之后，开槽1lh由主动面10延伸至第一半导体元件I被研磨后的背面11’，并具有第二深度h2，其中第二深度h2即为薄化后第一半导体元件I的厚度，且第二深度h2是小于第一深度hi。
[0098]要说明的是，虽然在图21中仅示出对第一半导体元件I的背面11执行薄化制作过程，然而本领域普通技术人员应可了解，进行薄化制作过程时，实际上是对整个晶圆的背面进行研磨，以将晶圆减薄至预定的厚度。在一实施例中，薄化后第一半导体元件I的厚度，也就是薄化后晶圆的厚度约50 μ m至60 μ m。
[0099]请接着参照图1。在步骤S106中，形成背电极层于背面。详细而言，请配合参照图2J，图2J为本发明实施例的超薄半导体元件封装结构在步骤S106的剖面示意图。如图2J所示，背电极层19被形成于第一半导体元件I被研磨后的背面11’。在形成背电极层19时，可以利用物理气相沉积法或者化学气相沉积来形成背电极层19，其中物理气相沉积法例如是蒸镀或溅镀，但并非用来限制本发明的保护范围。
[0100]背电极层19可以是一导电材料层，以作为第一半导体元件I的漏极电极。在一实施例中，背电极层19为金属叠层，例如是钛/铜叠层，且背电极层19的厚度可以从几微米至数百微米。在另一实施例中，背电极层19也可以是钛/镍/银叠层，其中钛层的厚度为200nm，镍层的厚度约300nm，而银层的厚度为2000nm。然而，背电极层19的材料与结构并不限于前述的材料，也可以使用其他材料。
[0101]图2J中所示背电极层19形成于第一半导体元件I被研磨后的背面11’，然而本领域技术普通人员应可了解，实际上背电极层19是形成于薄化后晶圆的整个背面。
[0102]接着请参照图1与图2K，图2K为本发明实施例的超薄半导体元件封装结构在步骤S107中的剖面示意图。在步骤S107中，移除支撑卡具6。由于在移除支撑卡具6之前，已先形成具有一定厚度的背电极层19，因此，背电极层19可以对薄化后的晶圆提供支撑力，以免在支撑卡具6移除之后，晶圆因太薄而翘曲，从而可降低晶圆在后续制作过程或运送过程中破裂的机率。
[0103]当移除支撑卡具6时，由于黏着层60与第一半导体元件I的间的结合力小于黏着层60与板体61之间的黏着力。因此，不须施加太大的外力即可使支撑卡具6与第一半导体元件I分离。在移除支撑卡具6之后，可以对第一半导体元件I执行一清洁步骤，以避免黏着层60残留在第一半导体元件I的第一接垫21、第二接垫22或接触垫20b上，而影响第一半导体元件I的电性。在另一实施例中，支撑卡具6也可仅包括板体61，并且板体61可以其他方式固定于晶圆上。
[0104]在本发明实施例中，在移除支撑卡具6之后，可以使用导电胶将一金属片黏贴于背电极层19，以加强半导体元件封装结构的散热能力与机械支撑强度，并降低因背电极层19过厚所升高的成本。请参照图2L，为本发明另一实施例的超薄半导体元件封装结构在移除支撑卡具的步骤之后的剖面示意图。
[0105]本发明实施例的超薄半导体元件封装结构的制造方法可包括以导电胶9将金属片8贴附于背电极层19上，在这个实施例中，金属片8的厚度大于背电极层19的厚度，且金属片8也可用来电性连接第一半导体元件I的漏极。因此，相较于没有贴附金属片8的实施例而言，本实施例的背电极层19可具有较薄的厚度。举例而言，背电极层19的厚度可在2至3微米之间，而金属片8的厚度是介于200 μπι至300 μπι。此外，金属片8的尺寸可和晶圆尺寸相同。
[0106]然而，在其他实施例中，也可以利用其他方式来加强半导体元件封装结构的散热能力与机械支撑强度。因此，将金属片8贴附于背电极层19的步骤为选择性的步骤。
[0107]接着，参照图1与图2Μ。在步骤S108中，形成多个外部接触垫于第一电极、第二电极以及导电结构上。详细而言，如图2Μ所示在主动面10的介电层18的开口区18a-18c，分别形成多个外部接触垫7a-7c于第一接垫21、第二接垫22与接触垫20b上，以电性连接于外部电路。形成这些外部接触垫7a_7c的方式可以利用植球(solder ball)制作过程、柱凸块(pillar bump)制作过程、焊料凸块(solder bump)制作过程、电镀制作过程或者是网版印刷焊料(screen printing solder paste)制作过程等技术手段。
[0108]请参照图1，接着在步骤S109中，沿着切割部执行切割步骤，形成多个相互分离的半导体元件封装结构。在一实施例中，是借助于晶粒切割机来执行切割步骤。外部区101的切割部1la并未形成导电结构20’，因此在执行切割步骤时，晶粒切割机的刀具较不需要对金属材进行切割，较不容易损耗。另外，在其他实施例中也可利用激光进行切割。
[0109]另外，如图3A所示，执行切割步骤之后，形成多个相互分离的半导体元件封装结构M1，其中位于半导体元件封装结构Ml背面的漏极可通过背电极层19与导电结构20’而电性连接于位于主动面10的外部接触垫7c。当半导体元件封装结构Ml组装于电路板(图中未示出)时，是以主动面10朝向电路板设置。因此，半导体元件封装结构Ml背面的漏极可通过外部接触垫7c电性连接位于相反侧的电路板。如前所述，在另一实施例中，当省略贴附金属片8于背电极层19的步骤时，在执行切割步骤之后，形成多个相互分离的半导体元件封装结构M2，如图3B所示。由于半导体元件封装结构M2并未具有金属片8，因此，可利用其他方式来辅助半导体元件封装结构M2散热以及提供支撑强度。
[0110]请参照图4，为本发明另一实施例的半导体元件封装结构放置于导线架的俯视示意图。半导体元件封装结构例如是图3B所示的半导体元件封装结构M2。另外，本发明实施例的超薄半导体元件封装结构的制作过程方法可以更包括下列步骤:
[0111]首先，提供一导线架3。详细而言，导线架3包括多个晶粒座30，且每一晶粒座30具有一表面，以接触半导体元件封装结构M1，如图4所示。
[0112]接着，将切割后的每一半导体元件封装结构M2以一导热胶材分别固设于晶粒座30上。详细而言，在将半导体元件封装结构Ml放置于晶粒座30之前，先在晶粒座30的表面涂布导热胶材，而导热胶材例如是导电胶、绝缘导热胶或者是锡膏。接着，可利用晶粒拾取机将已切割的每一半导体元件封装结构M2分别放置在这些晶粒座30上。
[0113]随后，施以一加热制作过程，使导热胶材固化，从而使半导体元件封装结构M2固定于晶粒座30上。在加热制作过程中，可将整个导线架3放入烤箱中进行加热。最后，切割导线架3，以将多个晶粒座30由导线架3上分离。
[0114]在本实施例中，如图4所示，导线架3具有用来固定每一晶粒座30的多个框条31。当要将多个晶粒座30由导线架3上分离时，可直接利用刀具沿着图4中所示的切割线5，将框条31切断，即可使晶粒座30相互分离，而得到最后的成品。
[0115]切割后的半导体元件封装结构M2的厚度较薄，导线架3的晶粒座30可对半导体元件封装结构M2提供保护，以免在运送过程中破裂。此外，晶粒座30也可使半导体元件封装结构M2更容易散热。
[0116]综上所述，本发明的有益效果可以在于，本发明实施例所提供的超薄半导体元件封装结构的制造方法，其借助于在执行薄化制作过程之前，先完成部分线路重分布层的制作，并且在薄化制作过程中，将晶圆固定于一支撑卡具上，可避免晶圆在薄化后发生翘曲的机率，从而避免晶圆在后续制作过程中崩裂。
[0117]另外，支撑卡具是在完成背电极层的制作之后才移除，因此，在移除支撑卡具之后，背电极层也可对晶圆提供支撑强度，可降低晶圆的破损率。
[0118]另外，本发明实施例的半导体元件封装结构会再以导热胶材被固定于晶粒座上，或者是在执行切割步骤之前先贴附金属片于背电极层上。据此，晶粒座与金属片可强化半导体元件封装结构的机械强度。除此之外，借助于导热胶材及晶粒座，或者是借助于导电胶与金属片，可将半导体元件封装结构在运作时所产生的热散出，以尽量避免半导体元件封装结构的性能因高温而受到影响。
[0119]以上所述仅为本发明的较佳可行实施例，非因此局限本发明的保护范围，故凡运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的保护范围内。
【主权项】
1.一种超薄半导体元件封装结构的制造方法，其特征在于，所述制造方法包括: 提供一晶圆，有多个半导体元件，其中所述多个半导体元件中的一第一半导体元件具有一主动面与相对于所述主动面的一背面，且所述主动面具有一主动区与一外部区，所述主动区设有一第一电极及一第二电极，所述外部区区分为一切割部与一通道部； 形成一图案化保护层于所述主动面上，所述图案化保护层具有多个开口以暴露所述第一电极、所述第二电极以及所述外部区； 形成一开槽于所述通道部，其中所述开槽具有一第一深度，且所述第一深度小于所述晶圆的厚度； 形成一导电结构于所述开槽内； 提供一支撑卡具，并固定所述晶圆于所述支撑卡具上，其中所述主动面面向所述支撑卡具设置； 执行一薄化制作过程于所述背面，以暴露所述开槽内的所述导电结构； 形成一背电极层于所述背面； 移除所述支撑卡具； 形成多个外部接触垫于所述第一电极、所述第二电极以及所述导电结构上；以及 沿所述切割部执行一切割步骤。2.如权利要求1所述的超薄半导体元件封装结构的制造方法，其特征在于，在执行所述薄化制作过程后，所述开槽具有一第二深度，且所述第二深度小于所述第一深度。3.如权利要求1所述的超薄半导体元件封装结构的制造方法，其特征在于，所述第一电极为栅极电极、所述第二电极为源极电极且所述背电极层为漏极电极。4.如权利要求1所述的超薄半导体元件封装结构的制造方法，其特征在于，所述支撑卡具包括一板体与一黏着层，当所述晶圆被固定于所述支撑卡具时，所述黏着层形成于所述主动面与所述板体之间。5.如权利要求1所述的超薄半导体元件封装结构的制造方法，其特征在于，在形成一开槽于所述通道部之后，更包括: 形成一金属障壁层顺形地覆盖所述开槽的内侧壁、所述图案化保护层、所述第一电极与所述第二电极； 形成一光阻层于所述金属障壁层上，其中所述光阻层具有多个开口图案，分别对应定义所述第一电极、所述第二电极以及所述通道部的位置； 形成一金属导电结构填入所述开槽内，并形成一金属导电层于多个所述开口图案中；以及 去除所述光阻层及所述光阻层覆盖的所述金属障壁层，以形成一第一接垫、一第二接垫及该导电结构。6.如权利要求5所述的超薄半导体元件封装结构的制造方法，其特征在于，所述导电结构包括位于所述主动面上的一接触垫与位于所述开槽中的一连接部。7.如权利要求5所述的超薄半导体元件封装结构的制造方法，其特征在于，在形成所述第一接垫、第二接垫与所述导电结构之后，且在将所述晶圆固定于所述支撑卡具之前，更包括: 形成一介电层于所述主动面上，其中所述介电层具有多个开口区，以暴露部分所述第一接垫、部分所述第二接垫、部分所述接触垫及所述切割部。8.如权利要求7所述的超薄半导体元件封装结构的制造方法，其特征在于，在形成所述介电层于所述主动面之后，更包括通过多个所述开口区，分别在所述第一接垫、所述第二接垫及所述接触垫上形成多个所述外部接触垫。9.如权利要求5所述的超薄半导体元件封装结构的制造方法，其特征在于，所述金属障壁层的材料为自由钛、铜、钨及其任意组合所组成的群组其中之一种。10.如权利要求1所述的超薄半导体元件封装结构的制造方法，其特征在于，在移除所述支撑卡具的步骤后，且在执行所述切割步骤之前，更包括以一导电胶将一金属片贴附于所述背电极层上。11.如权利要求1所述的超薄半导体元件封装结构的制造方法，其特征在于，在执行所述切割步骤之后，形成多个相互分离的半导体元件封装结构，且所述制造方法更包括: 提供一导线架，所述导线架包括多个晶粒座； 将已切割的所述每一半导体元件封装结构以一导热胶材分别固设于多个所述晶粒座上；以及 切割所述导线架，以将多个所述晶粒座由所述导线架上分离。
【文档编号】H01L21/683GK105870052SQ201510031667
【公开日】2016年8月17日
【申请日】2015年1月21日
【发明人】谢智正, 许修文
【申请人】无锡超钰微电子有限公司