一种三维叠层封装结构的制作方法
【技术领域】
[0001]本实用新型涉及一种三维叠层封装结构，属于半导体封装技术领域。
【背景技术】
[0002]作为目前封装高密度集成的主要方式，三维叠层封装结构中的封装体叠层已经成为业界的首选。
[0003]在现有的封装体叠层封装结构中，作为封装体叠层封装的单元，每一个独立的封装体在封装时都需要利用贴膜基板作为封装的载板，用以承载被封装的芯片4，结构复杂。如图1所示为一个典型的两层叠层封装设计，第二层的封装体13通过焊球12的回流过程焊接到第一层的封装体11上，更多层的叠层封装设计可以重复如上过程。为了避免第一层的芯片4与第二层的载板产生干扰，此方法需要用大尺寸的焊锡球，而越大的焊锡球需要越大的空间，以防止焊锡球之间短路，所以此方法的焊接密度较低，不利于缩小封装体积，不符合小型化的封装趋势。
【发明内容】
[0004]本实用新型的目的在于克服上述封装体叠层封装结构的不足，提供一种不需载板承载芯片、结构简洁，符合小型化趋势的三维叠层封装结构。
[0005]本实用新型的目的是这样实现的:
[0006]本实用新型一种三维叠层封装结构，其包括封装单体B和位于封装单体B下方的若干个叠层封装的封装单体A，所述封装单体A和封装单体B之间以及上下相邻两个封装单体A之间通过连接部件固连，
[0007]所述封装单体A包括芯片封装体和下封装体，所述芯片封装体包括至少一个芯片I和再布线金属层，所述芯片I位于整个芯片封装体的中央，所述再布线金属层选择性地设置于该芯片I的四周，所述芯片I与再布线金属层的近芯片端通过连接件I连接，所述再布线金属层的下表面设置金属种子层，并于所述金属种子层的下表面设置芯片封装体的下输入/输出端，
[0008]于所述芯片I同侧，所述再布线金属层的远芯片端设置金属柱II，所述金属柱II与再布线金属层固连，且该金属柱II的水平高度高于芯片〗的水平高度，所述再布线金属层、金属柱I1、芯片1、连接件I和金属种子层及其彼此间的空间填充包封材料，形成包封材料层II，所述包封材料层II露出金属柱II的上表面，形成芯片封装体的上输入/输出端；
[0009]所述下封装体包括金属柱I和包封材料层I，所述金属柱I与所述芯片封装体的下输入/输出端固连，所述包封材料层I包封金属柱I，且露出金属柱I的下表面，形成下封装体的输入/输出端；
[0010]封装单体B包括芯片封装体和下封装体，所述芯片封装体包括至少一个芯片II和再布线金属层，所述芯片II位于整个芯片封装体的中央，所述再布线金属层选择性地设置于该芯片II的四周，所述芯片II与再布线金属层的近芯片端通过连接件II连接，所述再布线金属层的下表面设置金属种子层，并于所述金属种子层的下表面设置芯片封装体的下输入/输出端，
[0011]所述再布线金属层、芯片II和金属种子层及其彼此间的空间填充包封材料，形成包封材料层II ；
[0012]所述下封装体包括金属柱I和包封材料层I，所述金属柱I与所述芯片封装体的下输入/输出端固连，所述包封材料层I包封金属柱I，且露出金属柱I的下表面，形成下封装体的输入/输出端。
[0013]所述连接件I与连接件II相同，均为微凸块及其顶端的金属连接层或者均为金属引线。
[0014]所述连接件I为微凸块及其顶端的金属连接层，连接件II为金属引线。
[0015]所述连接件I为金属引线，连接件II为微凸块及其顶端的金属连接层。
[0016]所述金属柱I和金属柱II的横截面呈圆形或多边形。
[0017]所述连接部件为焊球或焊块，其一端连接封装单体A的芯片封装体的上输入/输出端，其另一端连接封装单体B下封装体的输入/输出端。
[0018]所述金属柱I的高度hi范围为5?100微米。
[0019]所述金属柱I的高度hi范围为10?20微米为佳。
[0020]所述金属柱II的高度h2的范围在100?300微米。
[0021]所述金属种子层的厚度为0.01?2微米。
[0022]本实用新型的有益效果是:
[0023]本实用新型的三维叠层封装结构的每一芯片封装体的厚度直接或间接由金属柱控制，与载板、焊球等无关，节省了空间，符合小型化发展的需要，使三维叠层封装结构在逻辑电路和存储器集成领域，尤其是制造高端便携式设备和智能手机使用的先进移动通讯平台更有优势。
【附图说明】
[0024]图1为现有叠层封装结构的示意图；
[0025]图2为本实用新型一种三维叠层封装结构的实施例一的切面示意图；
[0026]图3为图2的变形；
[0027]图4为本实用新型一种三维叠层封装结构的实施例二的切面示意图；
[0028]图5为本实用新型一种三维叠层封装结构的实施例三的切面示意图；
[0029]图6为本实用新型一种三维叠层封装结构的实施例四的切面示意图；
[0030]图中:
[0031]封装单体AlO
[0032]金属柱I 111
[0033]包封材料层I 112
[0034]下封装体的输入/输出端113
[0035]金属种子层121
[0036]再布线金属层122
[0037]金属柱II 123
[0038]芯片封装体的下输入/输出端124
[0039]芯片封装体的上输入/输出端125
[0040]包封材料层II 128
[0041]封装单体B20
[0042]金属柱I 211
[0043]包封材料层I 212
[0044]下封装体的输入/输出端213
[0045]金属种子层221
[0046]再布线金属层222
[0047]芯片封装体的下输入/输出端224
[0048]包封材料层II 228
[0049]芯片I 41
[0050]芯片II 42
[0051]微凸块5
[0052]金属连接层51
[0053]金属引线6
[0054]连接部件8。
【具体实施方式】
[0055]现在将在下文中参照附图更加充分地描述本实用新型，在附图中示出了本实用新型的示例性实施例，从而本公开将本实用新型的范围充分地传达给本领域的技术人员。然而，本实用新型可以以许多不同的形式实现，并且不应被解释为限制于这里阐述的实施例。
[0056]实施例一，参见图2
[0057]本实用新型一种三维叠层封装结构包括封装单体AlO和封装单体B20，封装单体AlO位于封装单体B20的下方。封装单体AlO和封装单体B20之间通过焊球、焊块等连接部件8固连。
[0058]其中，封装单体AlO包括芯片封装体和下封装体。芯片封装体的芯片I 41位于整个芯片封装体的中央，再布线金属层122选择性地分布于该芯片I 41的四周。芯片I 41可以不止一个，其型号可以相同也可以不同，按需要排列。采用芯片I 41倒装工艺，将芯片
I41与再布线金属层122的近芯片端通过微凸块5和金属连接层51与再布线金属层122倒装连接，形成电气互连。再布线金属层122的材质为导电性能良好的铜Cu、铁Fe、镍Ni中的一种或任意几种的组合。微凸块5可以呈柱状或块状，其靠近芯片I 41的一端与芯片
I41的电极连接，其可以由下列元素的至少一种元素组成:铜Cu、