专利名称：半导体摄像元件的制作方法
技术领域：
本发明有关半导体摄像元件，尤其是有关具有配置成矩阵状的多个像素电路的半导体摄像元件。
背景技术：
CCD或CMOS图像传感器等半导体摄像元件(也称为固体摄像元件、半导体图像传感器)最初主要应用于摄像机或数码相机，现在也装在手机等设备上，广泛用于人们的日常生活中。近些年里，半导体摄像元件的性能明显提高，已开发出利用加宽动态范围的方法可拍摄照度区域达6位以上的元件。
图14为表示这种半导体摄像元件的像素电路的构成电路图。图14中，该像素电路具有光电二极管30、对数晶体管31、复位晶体管32、及读出晶体管33。晶体管30～33的各晶体管用N沟道MOS晶体管构成。光电二极管30的阳极接接地电位GND的接线，其阴极接结点N30。对数晶体管31的栅极及漏极接电源电位VDD的接线，其源极接结点N30。复位晶体管32的漏极接受复位电位VRH，其栅极接受复位信号RST，其源极接结点N30。读出晶体管33的栅极接结点N30。
当复位信号RST为脉冲状的激活电平的高电平时，复位晶体管32导通，结点N30复位，达到复位电位VRH。当光射入光电二极管30时，与入射光强度对应的数值的电流IP从结点N30经光电二极管30向接地电位GND的接线流出。另一方面，与对数晶体管31的VDS-IDS特性对应的数值的电流从电源电位VDD的接线经对数晶体管31流向结点N30。由于对数晶体管31的电流IDS在电压VDS高的区域显示出对数的响应特性、所以，即使在入射光强度大的情况下，读出晶体管33的电流仍难以饱和。因而，采用这种像素电路能检测宽范围的入射光强度。
半导体摄像元件中，这样的像素电路大量地配置成矩阵形状。通过用读出晶体管33检测各像素电路的入射光强度，从而能对被摄对象的图像进行摄像(例如参照美国专利6323479号)。
但这种半导体摄像元件中，由于所有的像素电路的帧扫描速度(frame rate)都设定成相同的值，所以即使按某帧扫描速度(例如30帧/秒)在被摄对象处于低照度区域及高照度区域中均能获得良好的图像，但在帧扫描速度提高时，摄像极限照度降低，低照度区域的图像变黑。即，尽管采用大动态范围的半导体摄像元件能确保可摄像的照度区域范围，但无法确保摄像极限照度。这一点不是只在高速照相机等特定的应用上产生的问题，近来随着像素越来越多的倾向，在所有的半导体摄像元件的应用上都会产生的问题。
发明内容
因此，本发明的主要目的是提供一种摄像极限照度低的半导体摄像元件。
本申请涉及的半导体摄像元件为在具有配置成矩阵状的多个像素电路的半导体摄像元件中，其特点为，各像素电路的帧扫描速度根据入射光强度相应变化。
本申请涉及的半导体摄像元件中，各像素电路的帧扫描速度根据该像素电路的入射光强度相应变化。因此，像素电路的入射光强度低时，通过使该像素的帧扫描速度下降，从而在低照度时仍能确保足够的光量，能够降低摄像极限照度。
另外，本申请涉及的半导体摄像元件为在具有配置成矩阵状的多个像素电路的半导体摄像元件中，其特点为，各像素电路的帧扫描速度根据控制电位相应变化。
本申请涉及的半导体摄像元件中，各像素电路的帧扫描速度根据控制电位而变化。因此，在像素电路的入射光强度低的情况下，通过调整控制电位来降低帧扫描速度，从而即使低照度时仍能确保足够的光量，能够降低摄像极限照度。
本发明上述的内容及其它的目的、特征、形态以及优点通过参照相关的附图根据有关本发明的详细说明将会加深理解。
图1为表示本发明实施形态1的半导体摄像元件的构成方框图。
图2为表示图1示出的像素电路的构成电路图。
图3为表示图2示出的对数晶体管的VDS-IDS特性图。
图4A、4B为表示构成图2示出的复位晶体管的N型可变增益系数晶体管的构成图。
图5A、5B为表示图4A、4B示出的N型可变增益系数晶体管的动作图。
图6为表示图4A、4B示出的N型可变增益系数晶体管的其它动作图。
图7为表示图1示出的读出电路主要部分的电路图。
图8为表示图1～图7示出的像素电路的动作图。
图9为表示实施形态1的变更例的电路图。
图10为表示本发明实施形态2的半导体摄像元件的像素电路的构成电路图。
图11为表示实施形态2的变更例的电路图。
图12为表示本发明实施形态3的半导体摄像元件的像素电路的构成电路图。
图13为表示实施形态3的变更例的电路图。
图14为表示现有的半导体摄像元件的像素电路的构成电路图。
具体实施例方式
实施形态1图1为表示本发明实施形态1的半导体摄像元件的构成方框图。在图1中，该半导体摄像元件具有包括配置成多行多列的多个像素电路1的像素阵列2、读出电路3、复位信号发生电路4。来自外部的电源电位VDD、接地电位GND及复位电位VRL加在像素阵列2上。复位电位VRL可在半导体摄像元件的内部生成。
像素电路1进行光电变换，输出与入射光强度对应的电位VP。读出电路3读出各像素电路1的输出电位VP。复位信号发生电路4生成复位信号RST，供给各像素电路1。复位信号RST也可从外部引入。
图2为表示像素电路1的构成电路图。图2中，像素电路1包括光电二极管10、对数晶体管11、复位晶体管12及读出晶体管13。光电二极管10的阴极接电源电位VDD的接线，其阳极接结点N10。光电二极管10流过与入射光强度成比例的电流。
对数晶体管11用P沟道MOS晶体管构成，其源极接结点N10，其栅极及漏极接接地电位GND的接线。图3为表示对数晶体管11的VDS-IDS特性图。使VDS从0V起慢慢地不断上升，对数晶体管11先在弱反转区工作，然后对数晶体管11在强反转区工作，VDS一超过1.0V，对数晶体管11就在对数区工作。
虽然VDS在0～1.0的范围里IDS根据VDS呈指数函数地增加，但当VDS超过1.0V，对数晶体管11的N层及P层的电阻值就不能忽略不计，IDS的斜率变小。这种现象称为二极管的拐点特性。这样，若VDS一升高，IDS的斜率就减小，故对于10位及以上的光强度分布，能抑制读出晶体管13饱和。
复位晶体管12用增益系数β根据控制栅极的电位而变化的N沟道MOS晶体管(N型可变增益系数晶体管)构成。复位晶体管12的源极接受复位电位VRL，其通常栅极接受复位信号RST，其控制栅极及漏极接结点N10。复位电位VRL为接近接地电位GND的正电位。复位信号RST是按规定的周期脉冲状地成为高电平的信号。
复位晶体管12的增益系数β当结点N10的电位VP降低时变小，结点N10的电位VP增加时变大。因此，结点N10的电位VP低时，即使复位信号为高电平，结点N10的电位VP不会复位达到复位电位VRL，在结点N10的电位VP高时，若复位信号为高电平，则结点N10的电位VP复位，达到复位电位VRL。
这里对构成复位晶体管12的N型可变增益系数晶体管进行说明。图4A为表示N型可变增益系数晶体管的平面配置图。图4B为沿图4A的IVB-IVB剖面线的剖面图。图4A、图4B中，该N型可变增益系数晶体管在P型硅基板PB的表面隔着绝缘膜形成带状的通常栅极GR，再隔着绝缘层形成控制栅极CG，使其覆盖通常栅极GR。控制栅极CG相对通常栅极GR斜向配置。N型杂质注入其长边中央部和通常栅极GR正交的长方形区域，源极SR形成于栅极GR、CG的一侧，漏极DR形成于栅极GR、CG的另一侧。通常栅极GR、控制栅极CG、源极SR及漏极DR等各极经接触孔CH与其它结点连接。N型可变增益系数晶体管作为结构参数有通常GR栅极的栅极长度Lr、及栅宽Wr、通常栅极GR和控制栅极CG的夹角θ。
图5A、图5B为表示N型可变增益系数晶体管的β调制的原理图。在设定控制栅极CG的电位，使得控制栅极CG下的沟道的电导和通常栅极GR相等或其以下时，图5A中画斜线的部分为有效的栅极区。即，有效的栅极长度L比通常栅极GR的栅极长度Lr长，有效的栅宽W比通常栅极GR的栅宽Wr窄。所以，增益系数β＝W/L降低。
另外，在设定控制栅极CG的电位，使得控制栅极CG下的沟道的电导比通常栅极GR足够大时，图5B中凸斜线的部分为有效的栅极区。即，有效的栅极长度L及栅宽W和通常栅极GR的栅极长度Lr及栅宽Wr相等，增益系数β上升。因此，N型可变增益系数晶体管的增益系数β根据控制栅极CG的电位相应变化。增益系数β的调制特性能利用上述参数Wr、Lr、θ来设定。
还有，图4A、图4B中，虽然斜向设置控制栅极CG，使其覆盖通常栅极GR，但也可除去控制栅极CG中的通常栅极GR上面的部分，也可设置带状的控制栅极CG，使其覆盖斜向设置的通常栅极GR，也可设置带状的控制栅极CG，使其覆盖角形的通常栅极GR(参照W002/059979A1号公报)。另外，又可后设置宽度较宽的I形的控制栅极CG，使其覆盖通常栅极GR(参照特开2005-012002号公报)。
图6为表示对数晶体管11及复位晶体管12的VDS-IDS特性图。图6中，曲线A表示对数晶体管11的VDS-IDS特性，曲线B表示结点N10的电位VP足够高、并且复位信号RST被固定在激活电平高电平时的复位晶体管12的VDS-IDS特性，曲线C表示结点N10的电位VP足够低、并且复位信号RST被固定在激活电平的高电平时的复位晶体管12的VDS-IDS特性。在结点N10的电位VP比复位电位VRL高的范围内，曲线B位于曲线A之上，曲线C位于曲线A之下。
这表示在结点N10的电位VP足够高的情况下，复位信号RST为激活电平的高电平时，结点N10的电位VP复位，达到复位电位VRL，在结点N10的电位VP足够低的情况下，即使复位信号RST为激活电平的高电平时，结点N10的电位VP仍不能复位达到复位电位VRL。
读出晶体管13用N沟道MOS晶体管构成，其栅极接结点N10。读出晶体管23也可用P沟道MOS晶体管构成。读出晶体管13经图中未示出的布线及开关与读出电路3耦合。图7为表示所选择的像素电路1的读出晶体管13和读出电路3耦合后的状态的电路图。图7中，读出电路3包括在电源电位VDD的接线和接地电位GND的接线之间串联连接的恒流源14及N沟道MOS晶体管15。
所选择的像素电路1的读出晶体管13的漏极接接地电位GND的接线，其源极与恒流源14和N沟道MOS晶体管15之间的结点N14连接。N沟道MOS晶体管15的栅极接受一定的偏置电位VB。N沟道MOS晶体管15构成电阻元件。读出晶体管13的电阻值根据结点N10的电位而变化，并且结点N14的电位VO也相应变化。通过检测该电位VO，从而能检测像素电路1的入射光强度。还有，图7中表示将VP放大后读出的方法，但可按照源极跟随器的方式读出VP，也可用其它任何的方法来读出。
图8为表示图1～图7说明过的像素电路1的动作的时序图。图8表示高照度时即像素电路1的入射光强度高时结点N10的电位VP随时间的变化(点划线)、及低照度时即像素电路1的入射光强度低时结点N10的电位VP随时间的变化(实线)。复位信号RST按一定的周期(图8中t0、t1、t2)变成脉冲状激活脉冲的高电平。在初始状态，设结点N10的电位VP复位，达到复位电位VRL的电位。
另外，在VP高于规定的阈值电位VP0时，复位晶体管12的电流驱动能力大于对数晶体管11，复位晶体管12一导通，VP就复位，达到复位电位VRL。在VP低于规定的阈值电位VP0时，复位晶体管12的电流驱动能力小于对数晶体管11，复位晶体管12即使导通，VP仍不能复位达到复位电位VRL。这里，阈值电位VP0设定为复位电位VRL和电源电位VDD之间的规定电位。
高照度时，光电二极管10中流过较大的电流IP，结点N10的电位VP急速上升。当VP进入对数晶体管11的对数动作区时，就在时刻t1之前读出VP。在时刻t1，因VP比阈值电位VP0高，复位晶体管12的增益系数β增大，所以当复位信号RST变成脉冲状的高电平时，复位晶体管12以相当高的电流驱动能力导通，VP复位，达到复位电位VRL。在时刻t1～t2，照度不变时，则进行和时刻t0～t1相同的动作。
低照度时，光电二极管10中流过较小的电流IP，结点N10的电位VP缓缓上升，因VP不进入对数晶体管11的对数动作区，故VP的斜率为一定。VP的读出就在时刻t1之前进行。在时刻t1，因VP比阈值电压VP0低，复位晶体管12的增益系数β低，故在时刻t 1即使复位信号RST为脉冲状的高电平，复位晶体管12导通，VP也不会复位达到复位电位VRL，结点N10的电位VP再上升。VP的读出就在时刻t2前再次进行。在时刻t2，因VP比阈值电位VP0高，复位晶体管12的增益系数β增大，故当复位信号RST变成脉冲状的高电平时，复位晶体管12以相当高的电流驱动能力导通，VP复位，达到复位电位VRL。这就意味着像素电路1的复位周期延长，帧扫描速度下降。
该实施形态1中，像素电路1的入射光强度低的情况下，因该像素电路1的帧扫描速度下降，所以尽管在低照度区，仍能得到足够的光量，能够降低摄像极限照度。
图9为表示该实施形态1的变更示例的电路图。图9中，该像素电路为在图2的像素电路1中再追加对数晶体管16。对数晶体管16用P沟道MOS晶体管构成，其源极接对数晶体管11的栅极及漏极，其栅极及漏极接接地电位GND的接线。对数晶体管16具有和对数晶体管11相同的VDS-IDS特性。能使由于光的射入而产生的结点N10的电位VP的上升速度为像素电路1的两倍。因而，虽然由于对数晶体管16这一部分使平面布置面积增大，但相比像素电路1，实际上灵敏度提高，能在更低照度下摄像。还有，该变更例中，是在结点N10和接地电位GND的接线之间串接两个对数晶体管11、16，但也可串接三个及三个以上的对数晶体管。
实施形态2图10为表示本发明实施形态2的半导体摄像元件的像素电路的构成电路图。图10中，该像素电路包括光电二极管20、对数晶体管21、复位晶体管22及读出晶体管23。光电二极管20的阴极接结点N20，其阳极接接地电位GND的接线。光电二极管20流过与入射光强度成比例的电流。
对数晶体管21用N沟道MOS晶体管构成，其源极接结点N20，其栅极及漏极接电源电位VDD的接线。对数晶体管21的VDS-IDS特性和图3示出的对数晶体管11的相同，同样有弱反转区、强反转区、对数区。
复位晶体管22用增益系数β根据控制栅极的电位相应变化的P沟道MOS晶体管(P型可变增益系数晶体管)构成。复位晶体管22的源极接受复位电位VRH，其通常栅极接受复位信号/RST，其控制栅极及漏极接结点N20。复位电位VRH为低于电源电位VDD、而且接近电源电位VDD的正电位。复位信号/RST为按照规定周期变成脉冲状的高电平的信号。
复位晶体管22的增益系数β当结点N20的电压VP一降低就增大，结点N20的电位VP一上升就减小。因此，在结点N20的电位VP高于阈值电位VP0时复位信号即使为‘L’电平结点N20的电位VP不复位于复位电位VRH，在结点N20的电位VP低于阈值电位VP0时，当复位信号为‘L’电平时，结点N20的电位VP复位达到复位电位VRH。这里，阈值电位VP0设定为接地电位GND和复位电位VRH间的规定电位。
读出晶体管23用N沟道MOS晶体管构成，其栅极接结点N20。还有，读出晶体管23也可用P沟道MOS晶体管构成。其它的构成及动作由于和实施形态1相同，故不再赘述。
用该实施形态2能获得和实施形态1相同的效果。另外，实施形态1由于需要在N型阱中形成光电二极管，所以因在P型基板-N型阱间扩散的耗尽层，而引起在P型基板-N型阱间的耗尽层和N型阱-P+型杂质区间的耗尽层之间产生穿通现象。但是，实施形态2中，由于在N型阱中形成光电二极管，所以上述穿通现象不会产生。其结果，因能放宽制造过程中光电二极管的形成条件，故能提供控制性能提高、质量稳定的产品。
图11为表示实施形态2的变更例的电路图。图11中，该像素电路为在图10的像素电路中再追加对数晶体管24。对数晶体管24用N沟道MOS晶体管构成，其源极接对数晶体管21的栅极及漏极，其栅极及漏极接电源电位VDD的接线。对数晶体管24具有和对数晶体管21相同的VDS-IDS特性，因此，能使由于光的入射而产生的结点N20的电位VP的下降速度为图10的像素电路的两倍。这样，虽然由于对数晶体管24的部分使平面布置面积增大，但与图10的像素电路相比，实际上灵敏度提高，能在更低的照度下摄像。还有该变更例中，是在结点N20和电源电位VDD的接线之间串接两个对数晶体管21、24，也可串接三个及三个以上的对数晶体管。
实施形态3图12为表示本发明实施形态3的半导体摄像元件的像素电路的构成电路图。图12中，该像素电路为向图2的像素电路1的复位晶体管12的控制栅极提供控制电位VCL的电路。通过调整控制电位VCL，而能方便地调整像素电路的帧扫描速度。
作为控制电位VCL，例如可用全部像素电路的结点N10的电位VP的平均值。在照度极低、VP的平均值非常低的情况下，按规定的复位周期虽不能得到足够的VP，但因用该半导体摄像元件在VP一直上升至能读出的电平之前取消复位，所以，即使在低照度区仍能得到足够的光量，能够使摄像极限照度降低。
还有，该实施形态3中，是在结点N10和接地电位GND的接线之间接一个对数晶体管11，但也可串接多个对数晶体管。
图13为表示该实施形态3的变更例的电路图。图13中，该像素电路将控制电位VCH加在图10的像素电路的复位晶体管22的控制栅极上。通过调整控制电位VCH，能任意地调整像素电路的帧扫描速度。该变更例也能获得和实施形态3相同的效果。
以上，虽对本发明作了详细的说明，但只不过是示例而已，并不限于此，本发明的精神和范围只要是由后附的权利要求范围所限定的内容就能清楚地理解。
权利要求
1.一种半导体摄像元件，其特征在于，包括配置成矩阵状的多个像素电路(1)，各像素电路(1)的帧扫描速度根据该像素电路(1)的入射光强度相应变化。
2.如权利要求1所述的半导体摄像元件，其特征在于，各像素电路(1)包括光电二极管(10)，其阴极接电源电位(VDD)的接线，其阳极接规定的结点(N10)，流过与入射光强度对应的电流；第1P型晶体管(11)，其漏极接所述规定的结点(N10)，其栅极及源极接基准电位(GND)的接线；及复位电路(12)，在所述规定的结点(N10)的电位(VP)比所述电源电位(VDD)和所述基准电位(GND)间的预定阈值电位高的情况下，响应复位信号(RST)，将所述规定的结点(N10)复位，达到所述阈值电位和所述基准电位(GND)间预定的复位电位(VRL)，在所述规定的结点(N10)的电位(VP)比所述阈值电位低的情况下，即使输入复位信号(RST)，所述规定结点(N10)也不复位达到所述复位电位(VRL)。
3.如权利要求2所述的半导体摄像元件，其特征在于，所述复位电路(12)包括N型可变增益系数晶体管(12)，其通常栅极接受所述复位信号(RST)，其源极接受所述复位电位(VRL)，其控制栅极及漏极接所述规定的结点(N10)，根据所述控制栅极的电位上升其增益系数相应增大。
4.如权利要求2所述的半导体摄像元件，其特征在于，各像素电路(1)还包括至少1个第2P型晶体管(16)，该管在所述规定的结点(N10)和所述基准电位(GND)的接线之间与所述第1P型晶体管(11)串接，其栅极和漏极连接。
5.如权利要求1所述的半导体摄像元件，其特征在于，各像素电路(1)包括光电二极管(20)，其阳极接基准电位(GND)的接线，其阴极接规定的结点(N20)，流过与入射光强度对应的电流；第1N型晶体管(21)，其漏极接所述的结点(N20)，其栅极及源极接电源电位(VDD)的接线；及复位电路(22)，在所述规定的结点(N20)的电位(VP)比所述电源电位(VDD)和所述基准电位(GND)间的预定阈值电位低的情况下，响应复位信号(/RST)将所述规定的结点(N20)复位，达到所述阈值电位和所述电源电位(VDD)间预定的复位电位(VRH)，在所述规定的结点(N20)的电位(VP)比所述阈值电位高的情况下，即使输入复位信号(/RST)，所述规定结点(N20)也不复位达到所述复位电位(VRH)。
6.如权利要求5所述的半导体摄像元件，其特征在于，所述复位电路(22)包括P型可变增益系数晶体管(2)，其通常栅极接受所述复位信号(/RST)，其源极接受所述复位电位(VRH)，其控制栅极及漏极接所述规定的结点(N20)，根据所述控制栅极的电位降低其增益系数相应增大。
7.如权利要求5所述的半导体摄像元件，其特征在于，各像素电路(1)还包括至少1个第2N型晶体管(24)，该管在所述规定的结点(N20)和所述电源电位(VDD)的接线之间与所述第1N型晶体管(21)串接，其栅极和漏极连接。
8.一种半导体摄像元件，其特征在于，包括配置成矩阵状的多个像素电路(1)，各像素电路(1)的帧扫描速度根据控制电位(VCL、VCH)相应变化。
9.如权利要求8所述的半导体摄像元件，其特征在于，各像素电路(1)包括光电二极管(10)，其阴极接电源电位(VDD)的接线，其阳极接规定的结点(N10)，流过与入射光强度对应的电流；第1P型晶体管(11)，其漏极接所述规定的结点(N10)，其栅极及源极接基准电位(GND)的接线；及复位电路(12)，在所述控制电位(VCL)比所述电源电位(VDD)和所述基准电位(GND)间的规定阈值电位高的情况下，响应复位信号(RST)，将所述规定的结点(N10)复位，达到所述阈值电位和所述基准电位(GND)间的规定的复位电位(VRL)，在所述控制电位(VCL)比所述阈值电位低的情况下，即使输入复位信号(RST)，所述规定结点(N10)也不复位达到所述复位电位(VRL)。
10.如权利要求9所述的半导体摄像元件，其特征在于，所述复位电路(12)包括N型可变增益系数晶体管(12)，其通常栅极接受所述复位信号(RST)，其控制栅极接受所述控制电位(VCL)，其源极接受所述复位电位(VRL)，其漏极与所述规定的结点(N10)连接，根据所述控制结点的电位上升其增益系数相应增大。
11.如权利要求9所述的半导体摄像元件，其特征在于，各像素电路(1)还包括至少一个第2P型晶体管(16)，该管在所述规定的结点(N10)和所述基准电位(GND)的接线之间与所述第1P型晶体管(11)串接，其栅极与漏极连接。
12.如权利要求8所述的半导体摄像元件，其特征在于，各像素电路(1)包括光电二极管(20)，其阴极接规定的结点(N20)，其阳极接基准电位(GND)的接线，流过与入射光强度对应的电流；第1N型晶体管(21)，其栅极及源极接电源电位(VDD)的接线，其漏极接所述规定的结点(N20)；及复位电路(22)，在控制电位(VCH)低于所述电源电位(VDD)和所述基准电位(GND)间的规定阈值电位时响应复位信号(/RST)，将所述规定的结点(N10)复位，达到所述电源电位(VDD)和所述阈值电位之间的规定的复位电位(VRH)，在所述控制电位(VCH)高于所述阈值电位时，即使输入复位信号(/RST)，也不会将所述规定的结点(N20)复位达到所述复位电位(VRH)。
13.如权利要求12所述的半导体摄像元件，其特征在于，所述复位电路(22)包括，P型可变增益系数晶体管(22)，其通常栅极接受所述复位信号(/RST)，其控制栅极接受所述控制电位(VCH)，其源极接受所述复位电位(VRH)，其漏极接所述规定的结点(N20)，根据所述控制结点的电位下降其增益系数相应增大。
14.如权利要求12所述的半导体摄像元件，其特征在于，各像素电路还包括至少一个第2N型晶体管(24)，该管在所述电源电位(VDD)的接线和所述规定结点(N20)之间与所述第1N型晶体管(21)串接，其栅极与漏极连接。
全文摘要
该半导体摄像元件的像素电路(1)包括在规定的结点(N10)中流过与入射光强度对应的电流的光电二极管(10)；当规定的结点(N10)的电位(VP)一升高就进行对数区动作的对数晶体管(11)；以及复位晶体管(12)，该复位晶体管(12)在规定的结点电位(VP)高于阈值电位(VP0)时，响应复位信号(RST)，将规定的结点电位(VP)复位，达到复位电位(VRL)，在规定的结点电位(VP)低于阈值电位(VP0)时，不进行复位动作。因此，在低照度的情况下，由于像素电路(1)的帧扫描速度下降，所以摄像极限照度降低。
文档编号H04N5/335GK1681133SQ20051006489
公开日2005年10月12日 申请日期2005年4月7日 优先权日2004年4月7日
发明者廣津寿一 申请人:广津总吉