[0040]电平移位器52、55、62和65改变与门61的输出电压。电平移位器52、55、62和65的输出电压通过缓冲器53提供给或门81、82、83和84。
[0041]在下文中，假定10条栅极线属于1个块来描述本发明的实施方案。在图4至图7中，“OUT 1至OUT 10”是栅极驱动电路104提供给属于第一块B1的栅极线G1至G10的输出电压，“OUT 11至OUT 20”是栅极驱动电路104提供给属于第二块B2的栅极线G11至G20的输出电压。
[0042]第一移位寄存器SR1的第一输出电压通过第一与门51、第一电平移位器52、第一缓冲器53和第一公共线45提供给或门81和83。第一公共线45将第一移位寄存器SR1的第一输出电压同时提供给与第一栅极线G1至第十栅极线G10连接的或门81和或门83的第一输入端子。从第二移位寄存器SR2顺序输出的第一输出电压至第十输出电压通过第二与门61、第二电平移位器62、第二缓冲器63和缓冲器输出端子46提供给第二或门83。
[0043]或门81和或门83中的每一个对通过第一公共线45的第一输入和通过缓冲器输出端子46的第二输入进行或操作，并且将或操作的结果输出至属于第一块B1的第一栅极线G1至第十栅极线G10。第一移位寄存器SR1在块驱动模式下生成输出，并且第二移位寄存器SR2在线顺序驱动模式下生成输出。因此，在块驱动模式中，或门81和或门83将第一移位寄存器SR1的第一输出电压提供给属于第一块B1的第一栅极线G1至第十栅极线G10。另一方面，在线顺序驱动模式中，或门81和或门83将从第二移位寄存器SR2顺序地接收的输出电压提供给第一栅极线G1至第十栅极线G10。
[0044]第一移位寄存器SR1的第二输出电压通过第三与门54、第三电平移位器55、第三缓冲器56和第二公共线47提供给或门82和或门84。第二公共线47将第一移位寄存器SR1的第二输出电压同时提供给与第十一栅极线G11至第二十栅极线G20连接的或门82和或门84的第一输入端子。从第二移位寄存器SR2顺序输出的第i^一输出电压至第二十输出电压通过第四与门64、第四电平移位器65、第四缓冲器66和缓冲器输出端子48提供给第四或门84。
[0045]或门82和或门84中的每一个对通过第二公共线47的第一输入和通过缓冲器输出端子48的第二输入执行或操作，并且将或操作的结果输出至属于第二块B2的第十一栅极线Gl 1至第二十栅极线G20。第一移位寄存器SR1在块驱动模式下生成输出，并且第二移位寄存器SR2在线顺序驱动模式下生成输出。因此，在块驱动模式中，或门82和或门84将第一移位寄存器SR1的第二输出电压提供给属于第二块B2的第十一栅极线G11至第二十栅极线G20。另一方面，在线顺序驱动模式中，或门82和或门84将从第二移位寄存器SR2顺序地接收的输出电压提供给第十一栅极线G11至第二十栅极线G20。
[0046]当电平移位器52、55、62和65(或由“LS”表示)实现为如图2所示的GIP电路时，电平移位器52、55、62和65布置在栅极驱动电路104的输入端子处。
[0047]图5是示出栅极驱动电路104在线顺序驱动模式下的输入和输出波形的波形图。图6是示出栅极驱动电路104在块驱动模式下的输入和输出波形的波形图。图7是示出在一个帧周期中应用线顺序驱动模式和块驱动模式两者的一个实例的波形图。
[0048]在线顺序驱动模式中，与数据电压同步的栅极脉冲以每条线为基础顺序提供给栅极线G1至Gn。在块驱动模式中，栅极脉冲以每个块为基础顺序提供给栅极线G1至Gn。例如，在块驱动模式中，将栅极脉冲同时输出至第一栅极线G1至第十栅极线G10，并且然后将栅极脉冲同时输出至第十一栅极线G11至第二十栅极线G20。可以在一个帧周期中一起应用线顺序驱动模式和块驱动模式两者。
[0049]当输入图像的数据被写到像素上时，可以应用线顺序驱动模式。当像素以每个块为基础被放电或被初始化时，或者当在3D模式下在像素上写有黑数据时，可以应用块驱动模式。此外，可以应用块驱动模式来感测TFT的特性随着时间的推移的变化。此外，当黑数据被写到布置在多条线上的像素上以获得黑数据插入(BDI)效果时，或者当黑数据被插入在3D图像的左眼图像与右眼图像之间时，可以应用块驱动模式。如图7所示，可以在一个帧周期中一起应用线顺序驱动模式71和块驱动模式72两者。在此情况下，可以在一个帧周期中以线顺序驱动模式71和块驱动模式72来时分驱动显示面板100。
[0050]图3和图4示出的栅极驱动电路可以应用于直接形成在显示面板100上的GIP电路。在GIP电路中，如图2所示，改变了电平移位器LS的位置。在GIP电路中，可以省略栅极输出使能信号G0E。
[0051]如上所述，根据本发明的实施方案的显示装置基于驱动模式来选择第一移位寄存器和第二移位寄存器，并且可以容易地改变栅极驱动电路的输出方法。
[0052]尽管已经参照其大量示例性实施方案对本发明实施方案进行了描述，但是应该理解，本领域的技术人员可以设计出落入本公开内容的原理的范围之内的许多其他修改方案和实施方案。更具体地，可以在本公开内容、附图和所附权利要求的范围之内对于主题组合布置的部件部分和/或布置进行各种变化和修改。除了对于部件部分和/或布置方面的变化和修改之外，替代用途对本领域的技术人员而言也是显见的。
【主权项】
1.一种栅极驱动电路，包括: 第一移位寄存器，所述第一移位寄存器配置为响应栅极移位时钟而使栅极起始脉冲顺序移位并且以每个块为基础输出被移位的栅极脉冲，每个块包括多条栅极线； 第二移位寄存器，所述第二移位寄存器配置为响应所述栅极移位时钟而使所述栅极起始脉冲顺序移位并且以每条栅极线为基础输出被移位的栅极脉冲；以及 控制器，所述控制器配置为将所述栅极移位时钟提供给所述第一移位寄存器和所述第二移位寄存器中的之一。2.根据权利要求1所述的栅极驱动电路，其中所述第一移位寄存器、所述第二移位寄存器和所述控制器连同显示面板的像素阵列一起直接形成在所述显示面板的基板上，或者集成在一个集成电路中并且附接至所述显示面板的基板。3.根据权利要求1所述的栅极驱动电路，其中所述第一移位寄存器的第一输出电压通过第一公共线提供给第一块的连接至属于所述第一块的多条栅极线的或门， 其中从所述第二移位寄存器顺序输出的输出电压提供给所述第一块的或门， 其中所述第一移位寄存器的第二输出电压通过第二公共线提供给第二块的连接至属于所述第二块的多条栅极线的或门，以及 其中从所述第二移位寄存器顺序输出的输出电压提供给所述第二块的或门。4.根据权利要求3所述的栅极驱动电路，还包括在所述第一块和所述第二块的所述或门与所述第一和所述第二移位寄存器之间的缓冲器、与门、以及电平移位器。5.根据权利要求1所述的栅极驱动电路，其中在块驱动模式中，所述控制器将所述栅极移位时钟提供给所述第一移位寄存器并且以每个块为基础将所述栅极脉冲顺序提供给所述栅极线，并且 其中在线顺序驱动模式中，所述控制器将所述栅极移位时钟提供给所述第二移位寄存器并且将与数据电压同步的栅极脉冲顺序提供给所述栅极线。6.一种显示装置，包括: 显示面板，所述显示面板包括像素阵列，所述像素阵列包括基于数据线和栅极线的交叉结构以矩阵形式布置的像素； 第一移位寄存器，所述第一移位寄存器配置为响应栅极移位时钟而使栅极起始脉冲顺序移位并且以每个块为基础输出被移位的栅极脉冲，每个块包括多条栅极线； 第二移位寄存器，所述第二移位寄存器配置为响应所述栅极移位时钟而使所述栅极起始脉冲顺序移位并且以每条栅极线为基础输出被移位的栅极脉冲；以及 控制器，所述控制器配置为将所述栅极移位时钟提供给所述第一移位寄存器和所述第二移位寄存器中的之一。7.根据权利要求6所述的显示装置，其中所述第一移位寄存器、所述第二移位寄存器和所述控制器连同所述像素阵列一起直接形成在所述显示面板的基板上，或者集成在一个集成电路中并且附接至所述显示面板的基板。8.根据权利要求6所述的显示装置，其中所述第一移位寄存器的第一输出电压通过第一公共线提供给第一块的连接至属于所述第一块的多条栅极线的或门， 其中从所述第二移位寄存器顺序输出的输出电压提供给所述第一块的或门， 其中所述第一移位寄存器的第二输出电压通过第二公共线提供给第二块的连接至属于所述第二块的多条栅极线的或门，以及 其中从所述第二移位寄存器顺序输出的输出电压提供给所述第二块的或门。9.根据权利要求8所述的显示装置，其中还包括在所述第一块和所述第二块的所述或门与所述第一和所述第二移位寄存器之间的缓冲器、与门、以及电平移位器。10.根据权利要求6所述的显示装置，其中在块驱动模式中，所述控制器将所述栅极移位时钟提供给所述第一移位寄存器并且以每个块为基础将所述栅极脉冲顺序提供给所述栅极线，并且 其中在线顺序驱动模式中，所述控制器将所述栅极移位时钟提供给所述第二移位寄存器并且将与数据电压同步的栅极脉冲顺序提供给所述栅极线。11.根据权利要求10所述的显示装置，其中当输入图像的数据被写到所述像素上时，所述显示面板以所述线顺序驱动模式被驱动。12.根据权利要求11所述的显示装置，其中当所述像素以每个块为基础被放电或初始化时，或者当黑数据被写到所述像素上时，所述显示面板以所述块驱动模式被驱动。13.根据权利要求11所述的显示装置，其中当形成在所述像素中的薄膜晶体管的特性随着时间的推移的变化以每个块为基础被感测到时，所述显示面板以所述块驱动模式被驱动。14.根据权利要求10所述的显示装置，其中所述显示面板在一个帧周期中以所述线顺序驱动模式和所述块驱动模式被驱动。
【专利摘要】本发明公开了一种栅极驱动电路以及使用该栅极驱动电路的显示装置。该栅极驱动电路包括：第一移位寄存器，该第一移位寄存器配置为响应栅极移位时钟而使栅极起始脉冲顺序移位并且以每个块为基础输出被移位的栅极脉冲，每个块包括多条栅极线；第二移位寄存器，该第二移位寄存器配置为响应栅极移位时钟而使栅极起始脉冲顺序移位并且以每条栅极线为基础输出被移位的栅极脉冲；以及控制器，该控制器配置为将栅极移位时钟提供给第一移位寄存器和第二移位寄存器中的之一。
【IPC分类】G09G3/20
【公开号】CN105427783
【申请号】CN201510587311
【发明人】洪锡显, 李哲源, 卢周泳, 都旿成
【申请人】乐金显示有限公司
【公开日】2016年3月23日
【申请日】2015年9月15日
【公告号】US20160078834