专利名称：一种纳米工艺金属层版图的优化设计方法
技术领域：
本发明涉及集成电路制造技术领域，具体涉及一种纳米工艺金属层版图的优化设计方法。
背景技术：
在90nm以下的技术节点上，芯片的特征尺寸已经接近甚至小于光刻工艺中所使用的光波的波长。因此在光刻过程中，由于光波的干涉和衍射效应，实际晶圆上的光刻图形与版形之间存在一定的变形和偏差，光刻中的这种误差直接影响了芯片的可制造性 (Design For Manufacture, DFM)。为了得到高分辨率和更加逼真的版形,光学临近校正(Optical Proximity Correction,0PC)等光刻技术被应用到掩膜制造工艺上，当光通过这种改进后的掩膜时，可以在光刻胶上产生和版形尽可能接近的图形。光学临近校正(OPC)技术，通过改变掩膜上图形的形状来使晶圆上得到的图形和版形尽量相似。如图I所示，为现有技术中采用OPC技术对版形进行修正的示意图，图Ia中，左侧图形是通过添加宽度偏移来消除线条宽度变化；中间的图形是通过在线条末尾添加锤子头形状(Ha_erhead)的模块来消除线条变短；右侧的图形是通过在线条拐角处添加衬线(Serif)来消除拐角变圆；图Ib是OPC校正技术综合运用后得到的掩模图形的例子。虽然采用OPC校正技术能够在一定程度上对晶圆上的光刻图形进行修正，使其尽量接近版形。但是，使用OPC技术也会带来一系列的问题。首先，OPC校正处理过程中会产生大量的数据，经过OPC校正后，所需存储的芯片版图数据存储量急剧增加，导致对数据存储设备的要求提高；其次，对于全芯片的0PC，OPC校正技术算法复杂需要很长的运算时间，直接影响了版图数据处理和掩模制造效率，不利于芯片制造成本的降低。
发明内容
有鉴于此，本发明旨在提供一种纳米工艺标准单元库金属层版图的优化设计方法，以解决现有技术中实际的晶圆上的光刻图形与版形之间存在一定的变形和偏差的问题，减少OPC校正数据量与修正时间，提高芯片的可制造性(DFM)，节约芯片的制造成本。为实现上述目的，本发明实施例提供一种纳米工艺金属层版图的优化设计方法，包括对标准单元金属层版图完成物理设计后，对所述金属层版图的金属线布局及走线进行调整；优化所述金属层版图的输入端金属线的线宽及间距；优化所述金属层版图的输出端金属线的线宽及间距；优化所述金属层版图的边界金属线的线宽及间距，以使其满足预定线宽和预定间距。优选地，在所述优化所述金属层版图的边界金属线的线宽及间距后，还包括
对所述金属层版图进行预定设计规则检验和版图对照原理图检验。优选地，所述对所述金属层版图的金属线布局及走线进行调整，包括减少所述金属层版图的所述金属线的冗余拐角；和/或调整相邻所述金属线的形状，使相邻所述金属线的宽长比相同。优选地，所述减少所述金属层版图的所述金属线的冗余拐角，包括对于连接多个MOS管端口的所述金属线，将连接任意两个所述端口之间的所述金属线设置为直线；和/或去除所述金属层版图的冗余接触孔，并将由于所述冗余接触孔而产生拐角的所述 金属线拉直。优选地，所述优化所述金属层版图的输入端金属线的线宽及间距，包括调整所述输入端金属线的线宽及间距，使相邻所述输入端金属线的线宽相同、所述输入端金属线之间的间距相同。优选地，在所述优化所述金属层版图的输入端金属线的线宽及间距前，还包括测量所述输入端端口的命名标注位置，以便在优化所述输入端金属线的线宽及间距过程中预留出所述命名标注位置。优选地，所述优化所述金属层版图的输出端金属线的线宽及间距，包括将间距大于所述预定间距的I. 3倍的所述输出端金属线加宽，以使相邻所述输出端金属线的距离为所述预定间距的I. 2^1. 5倍。优选地，所述优化所述金属层版图的边界金属线的线宽及间距，包括将所述金属层版图的边界金属线加宽至所述预定线宽的I. 3^1. 8倍。本发明实施例在对标准单元金属层版图完成物理设计后，对金属层版图的金属线布局及走线、输入端金属线和输出端金属线以及边界金属线的线宽及间距进行优化，减少了金属层版图中的拐角，使金属层版图密度分布均匀，优化了金属层版图所需光学临近校正修正的面积，解决了现有技术中实际的晶圆上的光刻图形与版形之间存在一定的变形和偏差的问题，减少了光学临近校正修正数据量与修正时间，提高了芯片的可制造性(DFM)，节约了芯片的制造成本。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I是现有技术中光学临近校正应用过程示意图；图2是本发明实施例一的优化设计方法流程图；图3a是现有技术中经过光学临近校正金属层版图的示意图；图3b是采用本发明实施例一的方法优化后经过光学临近校正的金属层版图示意图；图4是本发明实施例二的优化设计方法流程图；图5a是现有技术中经过光学临近校正的输入端金属线示意图5b是采用本发明实施例二的方法优化后的经过光学临近校正的输入端金属线示意图；图5c是现有技术中输入端金属线的光学仿真结果示意图；图5d是采用本发明实施例二的方法优化后的输入端金属线的光学仿真结果示意图；图6a是现有技术中金属层版图光学模拟结果示意图；图6b是采用本发明实施例二的方法优化后的金属层版图光学模拟结果示意图；图7a是现有技术中经过光学临近校正的OAI标准单元金属层版图示意图；图7b是采用本发明实施例二的方法优化后的经过光学临近校正的OAI标准单元金属层版图示意图； 图7c是现有技术中OAI标准单元金属层版图的光学仿真结果示意图；图7d是采用本发明实施例二的方法优化后的OAI标准单元金属层版图的光学仿真结果示意图。
具体实施例方式为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。半导体工业进入纳米阶段以后，标准单元的物理实现不仅要考虑传统的速度、功耗和面积等指标，还要考虑由于硅片表面光刻畸变引起的可制造性问题。现有技术中，通常在标准单元金属层版图完成物理设计后，要对金属层版图进行OPC校正处理，并对OPC校正后的版图进行光学仿真模拟，得到光学仿真模拟结果。但标准单元的建立过程中，若考虑可制造性的因素，纳米工艺设计规则将变得非常复杂，甚至规则之间存在不相容的情况。而且，版图设计过程并没有过多的考虑对OPC校正过程的影响，因此，OPC校正过程中会产生大量的数据，致使经过经OPC校正后所需存储的芯片版图数据存储量增加，导致对数据存储设备的要求提高，不利于芯片制造成本的降低。实施例一本发明实施例提供一种纳米工艺金属层版图的优化设计方法，其流程图如图2所示，包括以下步骤步骤201 :对标准单元金属层版图完成物理设计后，对金属层版图的金属线布局及走线进行调整；具体地，在标准单元金属层版图完成物理设计后，对金属层版图进行OPC校正处理之前，根据OPC校正的基本原理以及其修正后掩膜图形的基本结构，可以对金属层版图的整体布局，金属线的线宽、高度以及间距等进行优化。步骤202 :优化金属层版图的输入端金属线的线宽及间距；具体地，可以调整输入端金属线的线宽，使相邻金属线的线宽相同，金属线的之间的间距均匀，以提高金属层版图的密度分布均匀性，提高芯片质量；需要说明的是，步骤202可以重复多次，以达到更好的优化效果。
步骤203 :优化金属层版图的输出端金属线的线宽及间距；具体地，可以调整输出端金属线的线宽，使相邻金属线的线宽相同，金属线的之间的间距均匀，以提高金属层版图的密度分布均匀性，提高芯片质量；需要说明的是，步骤203可以重复多次，以达到更好的优化效果；另外，步骤203可以在步骤202之前进行，也可以与步骤202同时进行，即上述步骤的执行顺序不受限制。步骤204 :优化金属层版图的边界金属线的线宽及间距，以使其满足预定线宽和预定间距；位于版形边界的金属，由于其周围分布密度存在明显差异，使得位于版图外
侧边缘的图形在光刻后的图形与淹没图形出现较大偏差，因此需要对金属层版图的边界金属线的线宽及间距进行优化，以尽量减小版形边界金属线的密度分布差异；具体地，可以通过加宽或减宽金属层版图的边界金属线以调整其线宽，并对其间距进行调整。如图3a所示,是现有技术中经过光学临近校正的金属层版图示意图；图3b所示，是采用本发明实施例一的方法优化后的经过光学临近校正的金属层版图示意图；由图中可以看出，图3b与图3a相比，金属线密度分布更为均匀，光学临近校正修正的面积减少，而且得到的金属层版形规则且边缘光滑平整，有着较好的光学仿真结果。本发明实施例在对标准单元金属层版图完成物理设计后，对金属层版图的金属线布局及走线、输入端金属线和输出端金属线以及边界金属线的线宽及间距进行优化，减少了金属层版图中的拐角，使金属层版图密度分布均匀，优化了金属层版图所需光学临近校正修正的面积，解决了现有技术中实际的晶圆上的光刻图形与版形之间存在一定的变形和偏差的问题，减少了光学临近校正修正数据量与修正时间，提高了芯片的可制造性(DFM)，节约了芯片的制造成本。实施例二本发明实施例提供一种纳米工艺金属层版图的优化设计方法，其流程图如图4所示，包括以下步骤步骤401 :减少金属层版图的金属线的冗余拐角；在金属线90°拐角处，由于光学效应出现较大的畸变，实际图形和版形有较大偏差；而对于较小范围内连续出现多个拐角的金属线，得到的实际图形变得极不规则，影响了芯片的可制造性，因此，需要减少金属层版图中金属线的冗余拐角。具体地，减小金属层版图的金属线的冗余拐角可以包括以下步骤对于连接多个MOS管端口的金属线，将连接任意两个端口之间的金属线设置为直线.版图中有多个MOS管，每个MOS管有多个端口，对于一个MOS管金属线通常只连接一个端口，一条金属线可以连接多个端口，对于这些端口，可以将连接任意两个端口之间的金属线设为直线，可以减少金属线的拐角。另外，去除金属层版图的冗余接触孔，并将由于冗余接触孔而产生拐角的金属线拉直；对于一些端口的金属线，由于多个接触孔的存在而使连线产生拐角，在对该单元电学性能影响不明显的情况下，去除冗余接触孔，并将由于冗余接触孔而产生拐角的金属线拉直。减少金属层版图中金属线的拐角能够减少OPC校正过程中的数据处理量，缩短修正时间，提高修正效率。需要说明的是，在减少金属线的拐角之后，还可以调整相邻金属线的形状，使相邻金属线的宽长比相同，使金属线结构尽可能相似，金属线高度一致。图形匹配度越高，其光刻图形的效果越好。步骤402 :优化金属层版图的输入端金属线的线宽及间距；信号通过输入端金属线加载到栅，由于输入端金属线与栅的连接关系，改变输入端金属线的位置或图形会影响栅的位置，进而影响整个版图金属层的布局。 需要说明的是，通常，输入端金属需要对端口命名标注，因此，在进行步骤402的优化之前，还可以包括测量输入端端口的命名标注位置，以便在优化输入端金属线的线宽及间距过程中预留出该命名标注位置。具体地，优化金属层版图的输入端金属线的线宽及间距，可以采用如下方式若该端口金属线与周围金属线的间距较宽，如等于或大于最小间距的I. 3倍(如
1.5倍)，则可以将该端口金属线加宽，使端口金属线与周围金属线的间距满足最小间距的
I.2^1. 5倍(如I. 2倍)，其中最小间距可以根据代工厂的设计要求来定。如图5a所示，是现有技术中经过光学临近校正的输入端金属线示意图，图5c是现有技术中输入端金属线的光学仿真结果示意图；由图中可知，输入端金属线图形形状相似，虽然图形均为长方形结构，但其长宽比例不同，且相互间距不同，分布不均匀，这增加了后期OPC校正难度。OPC校正处理会增加较大的锤头(Hammerhead)面积,使图形极不规则；如图5b所示，是采用本发明实施例二的方法优化后的经过光学临近校正的输入端金属线示意图，图5d是采用本发明实施例二的方法优化后的输入端金属线的光学仿真结果示意图；对于相邻图形，在满足设计规则并不增大版图面积的前提下，改变图形形状结构，使图形结构比例尽量相似(长宽比相同)；同时，间距大于设计规则最小间距时，调节间距与金属线的线宽，可以得到较好的刻蚀图形，进而提高了芯片成品率。当相邻距离较大(最小距离1.3倍或更大)时，图形过宽而使相邻图形不匹配(宽长比例相差过大)。需要说明的是，在优化过程中，可以将步骤402重复多次，以达到更好的优化效果。步骤403 :优化金属层版图的输出端金属线的线宽及间距；对一些间距较大的金属线，可以通过加宽的方法进行优化，使局部金属线密度分布均匀。输出端金属线通常较长，而且金属线两侧的金属线密度相差较大，如果仅满足最小线宽，实际的光刻图形会与版形有较大的偏差，因此，可以将输出端金属线加宽至最小线宽的I. 5倍。具体地，还可以将间距大于预定间距I. 3倍(如为间距的I. 5倍)的输出端金属线加宽，以使相邻输出端金属线的距离为预定间距的I. 2^1. 5倍(如I. 2倍)；这不仅可以提高金属层图形的分辨率，消除End-line结构带来的成像畸变,还可以改善在化学机械研磨后金属层表面的平坦性。如图6a所示，是现有技术中AOI (或与非门)标准单元金属层版图光学模拟仿真结果示意图；图6b所示，是采用本发明实施例二的方法优化后的OR (或门)标准单元金属层版图光学模拟结果示意图。对这两个标准单元的金属层版图只比较其位于右侧边界金属线的优化。由图中可以看出，在对单元版图OPC校正后进行光学模拟，图6a中，右侧边界金属线宽满足最小线宽，并未对其优化，光学仿真得到图形与初始图形偏差为0. 03 pm。图6b中，对采用加宽的方式金属线进行优化后，光学仿真得到图形与初始图形偏差为0.012 ym，优化效果明显。同样的，在进行步骤403的优化之前，还可以包括测量输出端端口的命名标注位置，以便在优化输出端金属线的线宽及间距过程中预留出该命名标注位置。
需要说明的是，在优化过程中，可以将步骤403重复多次，以达到更好的优化效果。步骤404 :将金属层版图的边界金属线加宽至预定线宽的I. 3^1. 8倍；位于金属层版形边界的金属，由于其周围分布密度存在明显差异，使得位于金属层版图外侧边缘的图形在光刻后的图形与掩膜图形出现较大偏差，因此，可以采用将边界金属线加宽至预定线宽的I. 3^1. 8倍的方式来减小偏差，如I. 3倍。另外，对于电源连线，为了避免偏差，可以增大用于连接的通孔与金属层边界的距离，从而使该金属线线宽加大。需要说明的是，在加宽优化过程中，并不是一律的加大线宽或间距，而是在整体金属层版形密度分布均匀的原则下来优化图形。如图7a所示，是现有技术中经过光学临近校正的OAI标准单元金属层版图示意图；图7b所示，是采用本发明实施例二的方法优化后的经过光学临近校正的OAI标准单元金属层版图示意图；图7c所示，是现有技术中OAI标准单元金属层版图的光学仿真结果示意图；图7d所示，是采用本发明实施例二的方法优化后的OAI标准单元金属层版图的光学仿真结果示意图。其中，图7a和图7b中的A1、A2、B是金属层版图的输入端端口，Z+N是是金属层版图的输出端端口，VSS是接地端口，VDD是电源接口。可以看出，经优化后，输入端端口的金属线宽长比相近，图形形状相似，并且，金属层版图的冗余拐角减少，图形密度分布更加均匀。步骤405 :对金属层版图进行预定设计规则检验和版图对照原理图检验。在对金属层版图的金属线进行优化以后，还需要对金属层版图进行预定设计规则检验和版图对照原理图检验。如果，优化后的金属层版图满足预定设计规则检验和版图对照原理图，即可对金属层版图进行OPC校正。本发明实施例在标准单元库建立的过程中增加了优化步骤，对金属层版图结构进行优化，通过减少金属线的冗余拐角，增加或减少金属线的线宽，调整金属线间的间距，使金属层版图密度分布均匀；调整金属层版图边界金属线的线宽和间距，减小金属层版形与边缘图形的偏差，提高了芯片的可制造性；同时缩短了版形OPC校正的处理时间，并减少了 OPC处理后的数据量，节约了设计成本，提高了产品良率。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应 视为本发明的保护范围。
权利要求
1.一种纳米工艺金属层版图的优化设计方法，其特征在于，包括 对标准单元金属层版图完成物理设计后，对所述金属层版图的金属线布局及走线进行调整； 优化所述金属层版图的输入端金属线的线宽及间距； 优化所述金属层版图的输出端金属线的线宽及间距； 优化所述金属层版图的边界金属线的线宽及间距，以使其满足预定线宽和预定间距。
2.根据权利要求I所述的方法，其特征在于，在所述优化所述金属层版图的边界金属线的线宽及间距后，还包括 对所述金属层版图进行预定设计规则检验和版图对照原理图检验。
3.根据权利要求I或2所述的方法，其特征在于，所述对所述金属层版图的金属线布局及走线进行调整，包括 减少所述金属层版图的所述金属线的冗余拐角；和/或 调整相邻所述金属线的形状，使相邻所述金属线的宽长比相同。
4.根据权利要求3所述的方法，其特征在于，所述减少所述金属层版图的所述金属线的冗余拐角，包括 对于连接多个MOS管端口的所述金属线，将连接任意两个所述端口之间的所述金属线设置为直线；和/或 去除所述金属层版图的冗余接触孔，并将由于所述冗余接触孔而产生拐角的所述金属线拉直。
5.根据权利要求I所述的方法，其特征在于，所述优化所述金属层版图的输入端金属线的线宽及间距，包括 调整所述输入端金属线的线宽及间距，使相邻所述输入端金属线的线宽相同、所述输入端金属线之间的间距相同。
6.根据权利要求2所述的方法，其特征在于，在所述优化所述金属层版图的输入端金属线的线宽及间距前，还包括 测量所述输入端端口的命名标注位置，以便在优化所述输入端金属线的线宽及间距过程中预留出所述命名标注位置。
7.根据权利要求2所述的方法，其特征在于，所述优化所述金属层版图的输出端金属线的线宽及间距，包括 将间距大于所述预定间距的I. 3倍的所述输出端金属线加宽，以使相邻所述输出端金属线的距离为所述预定间距的I. 2^1. 5倍。
8.根据权利要求I或2所述的方法，其特征在于，所述优化所述金属层版图的边界金属线的线宽及间距，包括 将所述金属层版图的边界金属线加宽至所述预定线宽的I. 3^1. 8倍。
全文摘要
本发明实施例提供一种纳米工艺金属层版图的优化设计方法，包括对标准单元金属层版图完成物理设计后，对所述金属层版图的金属线布局及走线进行调整；优化所述金属层版图的输入端金属线的线宽及间距；优化所述金属层版图的输出端金属线的线宽及间距；优化所述金属层版图的边界金属线的线宽及间距，以使其满足预定线宽和预定间距。采用本发明实施例的优化方法，减少了金属层版图中的拐角，使金属层版图密度分布均匀，优化了金属层版图所需光学临近校正修正的面积，减少了光学临近校正修正数据量与修正时间，提高了芯片的可制造性，节约了芯片的制造成本。
文档编号G06F17/50GK102855360SQ201210335760
公开日2013年1月2日 申请日期2012年9月11日 优先权日2012年9月11日
发明者赵浙业, 陈岚, 尹明会, 赵劼 申请人:中国科学院微电子研究所