专利名称：预烧测试静态随机存取存储器的方法及装置的制作方法
技术领域：
本发明涉及静态随机存取存储器(static random access memory，SRAM)，尤其是一种预烧测试静态随机存取存储器的方法及装置。
请参考
图1，图1为习知测试装置10测试一静态随机存取存储器20时的示意图。静态随机存取存储器20包含有复数个用来储存资料的存储器单元22、复数条字线(word lines)24、复数条第一位元线(bit lines)26以及复数条第二位元线28，而每一存储器单元22电连接于一对应的字线24、一对应的第一位元线26以及一对应的第二位元线28。测试装置10则包含有一控制电路12用来控制测试装置10的操作，一电源14用来供应电源予测试装置10的各个组成元件，一行解码器(column decoder)16，以及一列解码器(row decoder)18，测试装置10可通过行解码器16以及列解码器18来选择所要进行测试的存储器单元22。每一存储器单元22电连接于电源14，当测试装置10测试静态随机存取存储器20时，电源14会持续施加一维持在+5伏的工作电压Vcc于每一存储器单元22直到完成测试静态随机存取存储器20为止，而控制电路12则会通过行解码器16以及列解码器18来逐一地选择存储器单元22以进行资料写入及读取的动作。
请参考图2，图2为图1存储单元22的电路图。如图2所示，每一存储单元22包含有一储存电路32、一第一开关电路34及一第二开关电路36。其中储存电路32电连接于电源14，用来储存一位元(one bit)的资料，而第一及第二开关电路34、36皆电连接于一对应的字线24并分别电连接于对应的第一及第二位元线26、28。如图2所示，存储单元22由六个金属氧化半导体场效晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)T1、T2、T3、T4、T5、T6所构成，其中储存电路32由晶体管T1、T2、T3、T4所构成，第一开关电路34及第二开关电路36则分别由晶体管T5及晶体管T6所构成，而在这六个晶体管中，晶体管T1、T2、T5、T6为N型金属氧化半导体(N-type metal-oxide semiconductor，NMOS)，晶体管T3、T4则为P型金属氧化半导体(P-type metal-oxide semiconductor，PMOS)，故储存电路32是一种互补式金属氧化半导体(complementary metal-oxidesemiconductor，CMOS)电路。
当测试装置10测试静态随机存取存储器20时，电源14所供应的工作电压Vcc会维持在正五伏，而控制电路12则通过列解码器18来选择适当数目的字线24并对所选取的字线24施加电压。之后，控制电路12会在通过行解码器16来选择所要进行测试的存储器单元22，并使得被选到的存储器单元22其所电连接的第一位元线26及第二位元线28之间电压差大于一预定电压值，最后储存电路32即可将对应的资料储存起来。举例来说，当欲将逻辑值为″1″的资料写入储存电路32时，存储器单元22所电连接的字线24会被施加电压，而使得晶体管T5及T6从不可导电(non-conductive)状态变成可导电(conductive)状态。之后，控制电路12会经由行解码器16对被选到的存储器单元22其所电连接的第一位元线26施加电压，以使得第一位元线26及第二位元线28之间电压差大于一预定电压值。当第一位元线26被施加电压后，连接点A的电压即会被提升(go high)。当A点电压提升之后，会使得晶体管T2变成可导电状态，以及使得晶体管T6变成不可导电状态，并导致连接点B的电压值下降(go low)。当B点的电压值下降后，晶体管T3即会变成可导电状态且晶体管T1会变成不可导电状态，如此一来会使得A点的电压再度被提升，并再度导致B点的电压值下降。最后，A点的电压即会维持在一预定高电压值，而B点的电压会维持在一预定低电压值，储存电路32即是通过让A、B两点维持在不同电压的方式来表示其所储存的一位元资料(0或1)。同样地，当欲将逻辑值为″0″的资料写入储存电路32时，存储器单元22所电连接的字线24会先被施加电压，之后存储器单元22所电连接的第二位元线28会被施加电压，以使得B点的电压被提升，并使得A点的电压值下降。最后，A点的电压即会维持在一预定低电压值，而B点的电压即会维持在一预定高电压值。因此，测试装置10在预烧测试静态随机存取存储器20时，一般可用下列步骤来表示(a)选择所要进行测试的存储器单元22，并供应工作电压Vcc至所选择的存储器单元22，直到完成测试为止；(b)对所选择的存储器单元22所电连接的位元线24施加电压；(c)使所要进行测试的存储器单元22其所电连接的第一及第二位元线26、28之间电压差大于一预定电压值，以将对应的资料写进储存电路32中储存。
除此之外，当储存电路32所储存的资料有变化时，会有电流经由位元线流到储存电路32。举例来说，若储存电路32所储存的资料其逻辑值由″0″转变成″1″时，如上所述，晶体管T5、T6会变成可导电状态。然而，因在资料写入储存电路32的一开始，晶体管T1仍然处于可导电的状态，故晶体管T5及晶体管T1会形成一电路回路，并有电流经由第一位元线26、晶体管T5以及晶体管T1流到储存电路32的一接地端38。此外，因B点电压较第二位元线28高，故亦会有电流经由晶体管T6流到第二位元线28。同理，当储存电路32所储存的资料的逻辑值由″1″转变成″0″刚开始的一段时间内，晶体管T2会处于可导电的状态，且A点的电压会较第一位元线26高，因此会有电流经由第二位元线28、晶体管T6以及晶体管T2流到储存电路32的另一接地端39，并且会有电流经由晶体管T5流到第一位元线26。然而因第一及第二位元线26、28所能承受流经的电流通常很有限(一般约为700mA)，故当测试装置10测试静态随机存取存储器20时，为了避免因流经第一及第二位元线26、28的电流过大而使得静态随机存取存储器20烧毁，测试装置10同时间内只能选择部分的存储器单元22来进行测试，也因此其测试时间相对而言会较长。
该测试装置包含有一电源，用来施加一工作电压于该复数个存储器单元，以使该复数个存储器单元得以进行资料写入动作。此外，该测试装置另包含一控制电路用来控制该测试装置的操作。该控制电路会选择一预定数目的存储器单元进行测试，并使所选择的存储器单元其所电连接的字线的电压高于一第一电压值，且使所选择的存储器单元其所电连接的第一位元线及第二位元线之间的电压差大于一第二电压值。当被选到的存储器单元其所电连接的字线的电压高于该第一电压值以及被选到的存储器单元其所电连接的第一位元线及第二位元线之间的电压差大于该第二电压值时，该控制电路才会开始施加该工作电压至所选择的存储器单元，以将资料写入至存储器单元中储存。
本发明的具体技术方案为一种预烧测试静态随机存取存储器的方法，该静态随机存取存储器包含有复数条字线；复数条第一位元线；复数条第二位元线；以及复数个存储器单元，用来储存资料，每一存储器单元电连接于一对应的字线、一对应的第一位元线、一对应的第二位元线以及一电源，该电源可施加一工作电压于该存储器单元，以使该存储器单元得以运作；该方法包含下面步骤从该复数个存储器单元中选择一预定数目的存储器单元进行测试；使所选择的存储器单元其所电连接的字线的电压高于一第一电压值；使所选择的存储器单元其所电连接的第一位元线及第二位元线之间的电压差大于一第二电压值；以及当所选择的存储器单元其所电连接的字线的电压高于该第一电压值以及所选择的存储器单元其所电连接的第一位元线及第二位元线之间的电压差大于该第二电压值时，使该工作电压从一第三电压值提升至一第四电压值。
另外，本发明还包括一种预烧测试静态随机存取存储器的装置，用来对一静态随机存取存储器进行预烧测试，该静态随机存取存储器包含有复数条字线；复数条第一位元线；复数条第二位元线；以及复数个存储器单元，用来储存资料，每一存储器单元电连接于一对应的字线、一对应的第一位元线以及一对应的第二位元线；其中，该测试装置包含有一电源，用来施加一工作电压于该复数个存储器单元，以使该复数个存储器单元得以进行资料写入动作；以及一控制电路，电连接于该电源，用来控制该测试装置的操作；其中，该控制电路会选择一预定数目的存储器单元进行测试，并使所选择的存储器单元其所电连接的字线的电压高于一第一电压值，且使所选择的存储器单元其所电连接的第一位元线及第二位元线之间的电压差大于一第二电压值，当被选到的存储器单元其所电连接的字线的电压高于该第一电压值以及被选到的存储器单元其所电连接的第一位元线及第二位元线之间的电压差大于该第二电压值时，该控制电路会使该工作电压从一第三电压值提升至一第四电压值。
相较于习知的测试装置，本发明的测试装置于测试随机存取存储器时为间断性地提供工作电压至所进行测试的存储器单元，当资料写入存储器单元时，通过位元线及存储器单元的电流会较习知测试装置测试时小，故在测试装置及随机存取存储器可承受有限的电流的条件下，本发明的测试装置可同时对较多的存储器单元进行测试，并可因此有效地缩短测试随机存取存储器所需花费的时间。
图示的符号说明100测试装置 112控制电路114电源 116行解码器118列解码器 120静态随机存取存储器122存储器单元124字线126第一位元线128第二位元线132储存电路 134第一开关电路136第二开关电路 138接地端139接地端请参考图3，图3为本发明测试装置100测试一静态随机存取存储器120时的示意图。静态随机存取存储器120包含有复数个用来储存资料的存储器单元122、复数条字线124、复数条第一位元线126以及复数条第二位元线128。每一存储器单元122电连接于一对应的字线124、一对应的第一位元线126以及一对应的第二位元线128。测试装置100则包含有一控制电路112用来控制测试装置100的操作，一电源114用来供应电源予测试装置100的各个组成元件，一行解码器116，以及一列解码器118，测试装置100可通过行解码器116以及列解码器118来选择所要进行的存储器单元122进行资料写入及读取的动作以测试静态随机存取存储器120。
请参考图4，图4为图3存储单元122的电路图。如图4所示，每一存储单元122包含有一储存电路132、一第一开关电路134及一第二开关电路136。其中储存电路132电连接于电源114，用来储存一位元的资料，而第一及第二开关电路134、136皆电连接于一对应的字线124并分别电连接于第一及第二位元线126、128。如图4所示，存储单元122由六个金属氧化半导体场效晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)T1、T2、T3、T4、T5、T6所构成，其中储存电路132由晶体管T1、T2、T3、T4所构成，第一开关电路134及第二开关电路136则分别由晶体管T5及晶体管T6所构成，而在这六个晶体管中，晶体管T1、T2、T5、T6为N型金属氧化半导体(N-type metal-oxide semiconductor，NMOS)，晶体管T3、T4则为P型金属氧化半导体(P-type metal-oxide semiconductor，PMOS)，故储存电路132是一种互补式金属氧化半导体(complementary metal-oxidesemiconductor，CMOS)电路。
请参考图4及图5，图5为图4存储单元122各端点电压的时序图。当测试装置100测试静态随机存取存储器120时，控制电路112会对被选到进行测试的存储器单元122其所电连接的字线124施加一字线电压VWL以使字线124的电压高于一第一电压值V1，并对所选到的存储器单元122其所电连接的第一及第二位元线126、128施加两互补的周期性电压信号VBL1、VBL2，以使得第一及第二位元线126、128之间的电压差VG会周期性地大于一第二电压值V2。其中，两电压信号VBL1、VBL2的周期皆为4t，电压信号VBL1施加在第一位元线126上，另一电压信号VBL2则施加在第二位元线128上，而第一及第二位元线126、128之间的电压差VG等于|VBL1-VBL2|。此外，控制电路112亦会依据字线电压VWL以及两电压信号VBL1、VBL2的电压值来控制施加至存储器单元122的工作电压Vcc的电压值。如图5所示，当字线124的电压VWL高于第一电压值V1时以及当第一及第二位元线126、128之间的电压差VG大于第二电压值V2时，控制电路112会使工作电压Vcc从一第三电压值V3提升至一第四电压值V4。其中，第三电压值V3等于零伏特，也就是说，当字线124电压VWL未高于第一电压值V1时以及第一及第二位元线126、128之间的电压差VG未大于第二电压值V2之前，晶体管T3、T4的源极(Source)处于接地状态。与习知测试装置10不同的是，测试装置100先施加电压至字线124以及两位元线126、128之后，才会施加工作电压Vcc至所欲进行测试的存储器单元122，而测试装置10则是不间断地于测试的期间内持续施加正五伏的工作电压Vcc至所测试的存储器单元22。
此外，控制电路112通过施加两互补的周期性电压信号VBL1、VBL2至第一及第二位元线126、128的方式，来改变第一及第二位元线126、128之间的电压差，进而周期性地改变存储器单元122所储存的资料型态(1或0)。如图5所示，当字线124的电压值经由控制电路112提升至电压值VW之后，控制电路112即会施加周期性电压信号VBL1、VBL2至第一及第二位元线126、128，以周期性地改变第一及第二位元线126、128之间的电压差VG。当字线124的电压值为VW，且第一及第二位元线126、128的电压值分别为VH、0时，控制电路112即会将工作电压Vcc提升到第四电压值V4，以将逻辑值为″1″的资料写入储存电路132。另外，当字线124的电压值为VW，且第一及第二位元线126、128的电压值分别为0、VH时，控制电路亦会将工作电压Vcc提升到第四电压值V4，以将逻辑值为″0″的资料写入储存电路132。然而当控制电路112所选择的存储器单元122其所电连接的第一及第二位元线126、128之间的电压差小于第二电压值V2时，控制电路112会使电源114停止施加工作电压Vcc予存储器单元1 22，或使工作电压Vcc小于第四电压值V4。因此，当储存电路132所储存的资料的逻辑值由″0″转变成″1″的过程中，晶体管T1会处于不导电的状态且B点的电压不会高于第二位元线128，故此时不会有电流经由第一位元线126流到储存电路132的一接地端138，亦不会有电流经由晶体管T6流到第二位元线128。另一方面，当储存电路132所储存的资料的逻辑值由″1″转变成″0″的过程中，因晶体管T2会处于不导电状态且A点的电压不会高于第一位元线126，故此时不会有电流经由第二位元线128流到储存电路132的另一接地端139，亦不会有电流经由晶体管T5流到第一位元线126。如此一来，当测试装置100在测试随机存取存储器120时，相较于习知技术而言，若所测试的存储器单元122数目相同的话，流经第一及第二位元线126、128的电流值会小很多。也因为测试装置100在测试随机存取存储器120时，流经第一及第二位元线126、128的电流值很小(每一存储器单元约为20μA)，故测试装置100同一时间内可以对较多的存储器单元122进行测试。
如上所述，当测试装置100在预烧测试静态随机存取存储器120时，一般可用下列步骤来表示(a)通过行解码器116以及列解码器118从复数个存储器单元122中选择一预定数目的存储器单元122进行测试；(b)使所选择的存储器单元122其所电连接的字线124的电压VWL高于第一电压值V1；(c)使所选择的存储器单元122其所电连接的第一位元线126及第二位元线128之间的电压差大于第二电压值V2；以及(d)当所选择的存储器单元122其所电连接的字线的电压VWL高于第一电压值V1以及所选择的存储器单元122其所电连接的第一位元线126及第二位元线128之间的电压差大于第三电压值V2时，使工作电压Vcc从第三电压值V3提升至第四电压值V4。
除此之外，若控制电路112通过施加两互补的周期性电压信号VBL1、VBL2予第一及第二位元线126、128的方式来周期性地使第一及第二位元线126、128之间的电压差大于一第二电压值V2的话，则当测试装置100在预烧测试静态随机存取存储器120时，另包含以下步骤(e)当所选择的存储器单元122其所电连接的第一位元线126及第二位元线128之间的电压差小于第二电压值V2时，使电源114停止施加工作电压Vcc予所选择的存储器单元122或是使工作电压Vcc小于第四电压值V4；以及(f)当所选择的存储器单元122其所电连接的第一位元线126及第二位元线128之间的电压差大于第二电压值V2时，使工作电压Vcc提升至第四电压值V4。
需说明的，测试装置100可不必包含有行解码器116及列解码器118，当测试装置100在测试随机存取存储器120时，控制电路112可以控制电源114以直接施加电压予字线124、第一位元线126以及第二位元线128的方式来对所有随机存取存储器120中的存储器单元122进行测试。此外，因测试装置100进行测试时，流经第一及第二位元线126、128的电流会很小，故测试装置100还更可用来同时对一晶圆(wafer)上所形成的复数个随机存取存储器120进行测试。当进行该晶圆的测试时，测试装置100可选择该晶圆上所有存储器单元122来测试，且该晶圆并不会因电流过大而烧毁。
相较于习知的测试装置，本发明的测试装置于测试随机存取存储器时为间断性地提供工作电压至所进行测试的存储器单元，当资料写入存储器单元时，通过位元线及存储器单元的电流会较习知测试装置测试时小，故在测试装置及随机存取存储器可承受有限的电流的条件下，本发明的测试装置可同时对较多的存储器单元进行测试，并可因此有效地缩短测试随机存取存储器所需花费的时间。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
权利要求
1.一种预烧测试静态随机存取存储器的方法，该静态随机存取存储器包含有复数条字线；复数条第一位元线；复数条第二位元线；以及复数个存储器单元，用来储存资料，每一存储器单元电连接于一对应的字线、一对应的第一位元线、一对应的第二位元线以及一电源，该电源可施加一工作电压于该存储器单元，以使该存储器单元得以运作；其特征是该方法包含下面步骤从该复数个存储器单元中选择一预定数目的存储器单元进行测试；使所选择的存储器单元其所电连接的字线的电压高于一第一电压值；使所选择的存储器单元其所电连接的第一位元线及第二位元线之间的电压差大于一第二电压值；以及当所选择的存储器单元其所电连接的字线的电压高于该第一电压值以及所选择的存储器单元其所电连接的第一位元线及第二位元线之间的电压差大于该第二电压值时，使该工作电压从一第三电压值提升至一第四电压值。
2.如权利要求1所述的方法，其特征是该第三电压值等于零伏特。
3.如权利要求1所述的方法，其特征是其另包含下面步骤对所选择的存储器单元其所电连接的第一位元线及第二位元线施加两互补的周期性电压信号，以周期性地改变该第一位元线与该第二位元线之间的电压差。
4.如权利要求3所述的方法，其特征是其另包含下面步骤当所选择的存储器单元其所电连接的第一及第二位元线之间的电压差小于该第二电压值时，使该电源停止施加该工作电压予所选择的存储器单元；以及当所选择的存储器单元其所电连接的第一及第二位元线之间的电压差大于该第二电压值时，使该工作电压提升至该第四电压值。
5.如权利要求3所述的方法，其特征是其另包含下面步骤当所选择的存储器单元其所电连接的第一及第二位元线之间的电压差小于该第二电压值时，使该工作电压小于该第四电压值；以及当所选择的存储器单元其所电连接的第一及第二位元线之间的电压差大于该第二电压值时，使该工作电压提升至该第四电压值。
6.如权利要求1所述的方法，其特征是每一存储器单元包含有一储存电路、一第一开关电路及一第二开关电路，该储存电路电连接于该电源，可用来储存一位元的资料，该第一及第二开关电路电连接于该对应的字线且分别电连接于该对应的第一位元线及第二位元线。
7.如权利要求6所述的方法，其特征是该储存电路为一互补式金属氧化半导体(CMOS)电路。
8.如权利要求1所述的方法，其特征是当从该复数个存储器单元中选择存储器单元进行测试时，是选择该静态随机存取存储器中所有的存储器单元进行测试。
9.一种预烧测试静态随机存取存储器的装置，用来对一静态随机存取存储器进行预烧测试，该静态随机存取存储器包含有复数条字线；复数条第一位元线；复数条第二位元线；以及复数个存储器单元，用来储存资料，每一存储器单元电连接于一对应的字线、一对应的第一位元线以及一对应的第二位元线；其特征是该测试装置包含有一电源，用来施加一工作电压于该复数个存储器单元，以使该复数个存储器单元得以进行资料写入动作；以及一控制电路，电连接于该电源，用来控制该测试装置的操作；其中，该控制电路会选择一预定数目的存储器单元进行测试，并使所选择的存储器单元其所电连接的字线的电压高于一第一电压值，且使所选择的存储器单元其所电连接的第一位元线及第二位元线之间的电压差大于一第二电压值，当被选到的存储器单元其所电连接的字线的电压高于该第一电压值以及被选到的存储器单元其所电连接的第一位元线及第二位元线之间的电压差大于该第二电压值时，该控制电路会使该工作电压从一第三电压值提升至一第四电压值。
10.如权利要求9所述的测试装置，其特征是该第三电压值等于零伏。
11.如权利要求9所述的测试装置，其特征是其另包含有一列解码器以及一行解码器，该控制电路会控制该列解码器以及该行解码器来选择所要进行测试的存储器单元。
12.如权利要求9所述的测试装置，其特征是该控制电路会对所选择的存储器单元其所电连接的第一位元线及第二位元线施加两互补的周期性电压信号，以周期性地改变该第一位元线与该第二位元线之间的电压差。
13.如权利要求12所述的测试装置，其特征是当被选到的存储器单元其所电连接的第一及第二位元线之间的电压差小于该第二电压值时，该控制电路会使该电源停止施加该工作电压予所选择的存储器单元，且当被选到的存储器单元其所电连接的第一及第二位元线之间的电压差大于该第二电压值时，该控制电路会使该工作电压提升至该第四电压值。
14.如权利要求12所述的测试装置，其特征是当被选到的存储器单元其所电连接的第一及第二位元线之间的电压差小于该第二电压值时，该控制电路会使该工作电压小于该第四电压值，且当被选到的存储器单元其所电连接的第一及第二位元线之间的电压差大于该第二电压值时，该控制电路会使该工作电压提升至该第四电压值。
15.如权利要求9所述的测试装置，其特征是每一存储器单元包含有一储存电路、一第一开关电路及一第二开关电路，该储存电路电连接于该电源，可用来储存一位元的资料，该第一及第二开关电路电连接于该对应的字线且分别电连接于该对应的第一位元线及该对应的第二位元线。
16.如权利要求15所述的测试装置，其特征是该储存电路为一互补式金属氧化半导体(CMOS)电路。
17.如权利要求9所述的测试装置，其特征是该控制电路是选择该静态随机存取存储器中所有的存储器单元来进行测试。
全文摘要
一种预烧测试一静态随机存取存储器的方法及装置；该静态随机存取存储器包含有复数条字线、复数条第一位元线、复数条第二位元线，以及复数个存储器单元；每一存储器单元电连接于一对应的字线、一对应的第一位元线、一对应的第二位元线以及一电源；其中该电源会施加一工作电压于该存储器单元，以使该存储器单元得以运作；当该装置测试该随机存取存储器时，该装置会依据该字线的电压以及该第一及第二位元线之间的电压差来调整该工作电压；本发明的测试装置可同时对较多的存储器单元进行测试，并可因此有效地缩短测试随机存取存储器所需花费的时间。
文档编号G11C29/04GK1466183SQ0214016
公开日2004年1月7日 申请日期2002年7月1日 优先权日2001年7月3日
发明者陈瑞隆, 黄世煌 申请人:联华电子股份有限公司