接至弯折部835的一侧边平行，并贯穿于侧边的两端。
[0049]作为一种可选的实施方式，第三凹槽836为V型凹槽或者U型凹槽。
[0050]作为一种可选的实施方式，请参见图9，图9为本申请实施例提供的另一种半导体芯片的结构图。如图9所示，基于图4所示的半导体芯片集成元件，本实施例提供的半导体芯片集成元件包括2个第三引线框架330，每个第三引线框架330的芯片托盘332的上表面设置有第三凸台333，以及每个第三引线框架330的芯片托盘332的下表面设置有第四凸台334。
[0051]综上描述，本实施例提供半导体芯片集成元件中，所述半导体芯片集成元件由上而下包括第一引线结构、第二引线结构和层叠在所述第一引线结构和所述第二引线结构之间的N个第三引线结构，所述N为大于或者等于0的整数；所述第一引线结构、所述第二引线结构和每一个所述第三引线结构分别包括一导电引脚和连接至所述导电引脚的首端的一芯片托盘，以及，所述半导体芯片集成元件还包括N+1个半导体芯片，每一个所述半导体芯片包括相对设置的两个电极；所有引线结构中的每相邻的两个引线结构的芯片托盘之间连接一个所述半导体芯片，则可以集成封装多个半导体芯片构成一个半导体芯片集成元件元件。当半导体芯片为电路防护半导体芯片时，可以实现多路过压和/或者多路过流的防护机制，进而实现了半导体芯片集成元件的多路防护功能的拓展性。
[0052]在本申请所提供的几个实施例中，应该理解到，以上描述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
【主权项】
1.一种半导体芯片集成元件，其特征在于，由上而下包括第一引线结构、第二引线结构和层叠在所述第一引线结构和所述第二引线结构之间的N个第三引线结构，所述N为大于或者等于O的整数；所有引线结构中的每一个引线结构分别包括一导电引脚和所述导电引脚延伸形成的一芯片托盘，以及，所述半导体芯片集成元件还包括N+1个半导体芯片，每一个所述半导体芯片的相对的两面分别设置一电极；所有引线结构中的每相邻的两个引线结构的所述芯片托盘通过所述半导体芯片的所述电极连接固定所述半导体芯片，所述第一引线结构、所述第二引线结构以及每一个所述第三引线结构中用于外接所述半导体芯片集成元件至外部电路的引线结构的所述导电引脚弯折延伸至与所述第二引线结构连接的所述半导体芯片的下方。2.如权利要求1所述的半导体芯片集成元件，其特征在于，所述第一引线结构的芯片托盘包括设置在所述第一引线结构的芯片托盘的下表面的第一凸台，用于匹配连接固定与所述第一引线结构的芯片托盘连接的所述半导体芯片的一电极。3.如权利要求2所述的半导体芯片集成元件，其特征在于，所述第二引线结构的芯片托盘包括设置在所述第二引线结构的芯片托盘的上表面的第二凸台，用于匹配连接固定与所述第二引线结构的芯片托盘连接的所述半导体芯片的一电极。4.如权利要求3所述的半导体芯片集成元件，其特征在于，所述每一个所述第三引线结构包括设置在所述每一个所述第三引线结构的芯片托盘的上表面的第三凸台，用于匹配连接固定与所述每一个所述第三引线结构的芯片托盘的上表面连接的所述半导体芯片的电极； 所述每一个所述第三引线结构还包括设置在所述每一个所述第三引线结构的芯片托盘的下表面的第四凸台，用于匹配连接固定与所述每一个所述第三引线结构的芯片托盘的下表面连接的所述半导体芯片的电极。5.如权利要求4所述的半导体芯片集成元件，其特征在于，所述第一凸台、所述第二凸台、所述第三凸台和所述第四凸台的横截面形状为:方形或者圆形或者菱形或者梯形。6.如权利要求5所述的半导体芯片集成元件，其特征在于，所述第一凸台为冲压或者腐蚀粘接而成的所述第一凸台；或者， 所述第二凸台为冲压或者腐蚀或者粘接而成的所述第二凸台；或者， 所述第三凸台和所述第四凸台为冲压或者腐蚀粘接而成的所述第三凸台或者所述第四凸台。7.如权利要求6所述的半导体芯片集成元件，其特征在于，所述第一引线结构、所述第二引线结构以及每一个所述第三引线结构中用于外接所述半导体芯片集成元件至外部电路的引线结构的所述导电引脚弯折延伸至与所述第二引线结构连接的所述半导体芯片的下方，包括: 所述第一引线结构、所述第二引线结构以及每一个所述第三引线结构中用于外接所述半导体芯片集成元件至外部电路的引线结构的所述导电引脚的末端远离所述芯片托盘弯折延伸至与所述第二引线结构连接的所述半导体芯片的下方，并水平朝向所述半导体芯片或者背向所述半导体芯片弯折延伸形成用于外接电路的连接端子。8.如权利要求1所述的半导体芯片集成元件，其特征在于，所述每相邻的两个引线结构的芯片托盘之间设置的一个所述半导体芯片可以替换成一个半导体芯片模块或者电路基本元件模块，所述半导体芯片模块包括叠层串联在一起的至少一个半导体芯片。9.如权利要求8所述的半导体芯片集成元件，其特征在于，所述至少一个半导体芯片为:瞬态抑制二极管或者晶闸管浪涌抑制器或者静电保护芯片； 以及所述半导体芯片集成元件还包括封装壳体或者封装填充物，用于包封所述半导体芯片集成元件的除多个所述连接端子以外的组成部分。10.如权利要求1或2或3或8或9所述的半导体芯片集成元件，其特征在于， 所述每一个第三引线结构的所述芯片托盘的上表面的四周分别设置有第一凹槽，所述每一个第三引线结构的所有第一凹槽围成的区域匹配连接至与所述每一个所述第三引线结构的芯片托盘的上表面连接的所述半导体芯片的下表面的电极；以及所述每一个第三引线结构的所述芯片托盘的下表面的四周分别设置有第二凹槽，所述每一个第三引线结构的所有第二凹槽围成的区域匹配连接至与所述每一个所述第三引线结构的芯片托盘的下表面连接的所述半导体芯片的上表面的电极。
【专利摘要】本申请实施例公开一种半导体芯片集成元件，包括第一引线结构、第二引线结构和层叠在上述两个引线结构间的N个第三引线结构，每相邻两个引线结构的芯片托盘之间连接一半导体芯片，可集成封装多个半导体芯片构成一半导体芯片集成元件；且第一引线结构的芯片托盘的下表面设置有与半导体芯片的电极匹配连接的第一凸台，第二引线结构的芯片托盘的上表面设置有与半导体芯片的电极匹配连接的第二凸台，每一个第三引线结构的芯片托盘的上表面和下表面分别设置有与半导体芯片的电极匹配连接的第三凸台，可实现各种结构的半导体芯片的封装，解决了半导体芯片封装时的错位连接和焊料溢流的问题。
【IPC分类】H01L23/488, H01L23/498, H01L23/49
【公开号】CN105047641
【申请号】CN201510494332
【发明人】苟引刚, 王久, 黎永阳, 高桂丽
【申请人】深圳市槟城电子有限公司
【公开日】2015年11月11日
【申请日】2015年8月12日