面150sp凸出地弯曲。
[0034]如上所示，喷丸处理制成具有残余应力层150的半导体封装件100。残余应力层150的表面150sp包括如参考图3A所述的多个凹痕151。由金属形成的残余应力层150可以用作热辐射层。
[0035]塑化区域152的厚度可以主要取决于碰撞速度。塑化区域152的塑性形变程度可以主要取决于喷丸处理的处理时间。因此，残余应力层150中的残余应力可以随着处理时间和/或碰撞速度而增大。
[0036]残余应力层150可以抵消半导体封装件100的翘曲。例如，如参考图4A至图4C所示，残余应力层可以消除或减小半导体封装件100的正翘曲。
[0037]图4A示出了显示根据本发明构思的示例性实施例的半导体封装件的残余应力和翘曲之间的关系的图。图4B和图4C是示出根据本发明构思的示例性实施例的半导体封装件的喷丸处理对翘曲的效果的剖视图。
[0038]参照图4A，具有图1C的残余应力层150的半导体封装件100相对于图1A或图1B的不具有残余应力层150的半导体封装件80具有减小的翘曲。这将参考图4B和图4C来说明。将理解的是，本发明构思的实施例不限于图4A的图中的特定值。
[0039]参照图4B，种子层150a未经受喷丸处理。种子层150a不会具有通过喷丸处理产生的残余应力。不具有残余应力的半导体封装件80在高温条件(例如，大约240°C)下具有正翘曲。术语“翘曲”可以指如图4B中所示的封装基底110的下表面110b的中心部分和边缘部分之间在高度上的差值D1。例如，具有不存在残余应力的种子层150a的半导体封装件80可以翘曲成具有例如大约60 μπι的差值D1。图1Α的不具有种子层150a的半导体封装件80可以呈现与图4B的半导体封装件80的行为相同或相似的行为。
[0040]参照图4C，具有塑性形变或喷丸处理过的表面150sp的残余应力层150可以施加应力，使半导体封装件100朝着与封装基底110的弯曲方向A相反的方向B翘曲。例如，当半导体封装件100具有朝着方向A的正翘曲时，残余应力层150可以向半导体封装件100提供朝着B方向的应力。根据相反的应力的相对大小，可以消除或减小半导体封装件100的正翘曲。
[0041]具有残余应力层150的半导体封装件100可以具有小于差值D1的差值D2。例如，当残余应力层150具有大约200MPa的残余应力时，半导体封装件100在高温条件下可以被弯曲成具有大约15 μπι的差值D2。
[0042]图5Α至图f5D是示出根据本发明构思的示例性实施例的制造半导体封装件的方法的剖视图。
[0043]参照图5A，通过执行与参照图1A至图1C描述的工艺相同或相似的工艺，半导体封装件100包括封装基底110、位于封装基底110的上表面110a上的半导体芯片120、包封半导体芯片120的模制层140和具有喷丸处理过的表面150sp的残余应力层150。上焊盘112形成在封装基底110的上表面110a上，下焊盘114形成在封装基底110的下表面110b上。
[0044]参照图5B，通过部分地暴露半导体封装件100的模制层140来形成第一下封装件101。例如，可以执行蚀刻工艺来部分地去除残余应力层150，以暴露模制层140的一部分。部分地去除残余应力层150的步骤可以使模制层140的表面140s暴露。残余应力层150覆盖半导体芯片120，并部分地暴露模制层140。例如，覆盖半导体芯片120的残余应力层150延伸超出半导体芯片120和模制层140之间的边界，以部分地覆盖模制层140的表面140s。图3A的多个凹痕151可以设置在残余应力层150的喷丸处理过的表面150sp上。残余应力层150的表面150sp相对于模制层140的表面140s可以具有高的粗糙度。残余应力层150的表面150sp相对于残余应力层150的底表面150bs可以具有高的粗糙度。
[0045]参照图5C，在模制层140的被暴露的表面中形成模制孔145。例如，可以通过对模制层140蚀刻或钻孔来形成模制孔145。模制孔145穿透模制层140以暴露封装基底110的上焊盘112。
[0046]参照图5D，利用诸如焊球的连接端子160将上封装件200堆叠在第一下封装件101上。在模制孔145中形成连接端子160。将连接端子160结合到上焊盘112。在封装基底110的下表面110b上形成诸如焊球的外部端子116以结合到下焊盘114。
[0047]上封装件200包括安装在封装基底210上的至少一个半导体芯片220和包封所述至少一个半导体芯片220的模制层240。通过键合线230将半导体芯片220电连接到封装基底210。例如，第一下封装件101的半导体芯片120可以是逻辑芯片，上封装件200的半导体芯片220可以是存储芯片。
[0048]通过上面描述的工艺，将具有层叠封装(package-on-package)型的第一半导体封装件11制造成包括堆叠在第一下封装件101上的上封装件200，第一下封装件101和上封装件200通过连接端子160彼此电连接。
[0049]如参照图4A至图4C所述，残余应力层150可以使第一下封装件101具有较小的翘曲。如此，可以消除或减小第一半导体封装件11的翘曲。此外，也可以消除或减小由第一下封装件101的翘曲引起的连接端子160的失效或损坏。
[0050]图6A至图6D是示出根据本发明构思的示例性实施例的制造半导体封装件的方法的剖视图。
[0051]参照图6A，通过执行与参照图1A至图1C描述的工艺相同或相似的工艺，半导体封装件100包括位于封装基底110的上表面110a上的半导体芯片120、包封半导体芯片120的模制层140以及具有喷丸处理过的表面150sp的残余应力层150。在封装基底110的上表面110a和下表面110b上分别形成上焊盘112和下焊盘114。
[0052]参照图6B，通过从图6A的半导体封装件100部分地暴露模制层140来形成第二下封装件102。例如，可以执行蚀刻工艺以部分地去除残余应力层150来形成暴露模制层140的一部分的开口 155。开口 155具有例如第一尺寸W1。开口 155可以在平面图中具有圆形。在这种情况下，第一尺寸W1可以称为第一直径。开口 155部分地暴露模制层140的表面140s。开口 155与封装基底110的上焊盘112垂直地对准。
[0053]参照图6C，可以对模制层140的被暴露的表面140s蚀刻或钻孔以形成暴露上焊盘112的模制孔145。模制孔145具有比第一尺寸W1小的第二尺寸W2。模制孔145可以在平面图中具有圆形。在这种情况下，第二尺寸W2可以称为第二直径。
[0054]参照图6D，在模制孔145中形成连接端子160以结合到上焊盘112。在第二下封装件102上堆叠上封装件200来制造层叠封装型的第二半导体封装件12。残余应力层150具有开口 155，穿过开口 155形成不与残余应力层150接触的连接端子160。
[0055]图7A至图7D是示出根据本发明构思的示例性实施例的制造半导体封装件的方法的剖视图。图7C是图7B的Μ部分的放大剖视图。
[0056]参照图7A，对利用与参考图1A描述的工艺相同或相似的工艺形成的半导体封装件80执行喷丸处理。半导体封装件80包括封装基底110、位于封装基底110的上表面110a上的半导体芯片120以及包封半导体芯片120的模制层140。在封装基底110的上表面110a和下表面110b上分别形成上焊盘112和下焊盘114。模制层140的表面140s与半导体芯片120的表面120s基本共面。半导体芯片120的表面120s和模制层140的表面140s都经受喷丸处理以接受来自喷射装置90的丸95。
[0057]参照图7B，喷丸处理使半导体芯片120具有喷丸处理过的表面120sp并且也使模制层140具有喷丸处理过的表面140sp。在这种情况下，第三下封装件103被形成为具有存在残余应力的上表面，而不形成图1C的残余应力层150。
[0058]如图7C所示，通过丸95的高速冲击来形成半导体芯片120的喷丸处理过的表面120sp，以具有凹痕151-1，从而增大了喷丸处理过的表面120sp的表面粗糙度。类似地，模制层140的喷丸处理过的表面140sp具有使模制层140的喷丸处理过的表面140sp的表面粗糙度增大的凹痕151-2。因为半导体芯片120包括相对于模制层140硬的材料，所以半导体芯片120的表面120sp的粗糙度比模制层140的表面140sp的粗糙度小。可以使半导体芯片120的表面120sp和模制层140s的表面140sp塑性形变。喷丸处理过的表面120sp和140sp可以用作图1C的残余应力层150。
[0059]参照图7D，可以对模制层140的喷丸处理过的表面140sp蚀刻或钻孔以形成暴露上焊盘112的模制孔145。在模制孔145中形成连接端子160以结合到上焊盘112。在第三下封装件103上堆叠上封装件200。将外部端子116附着到下焊盘114以制