造层叠封装型的第三半导体封装件13。可选择地，模制层140可以完全覆盖半导体芯片120，从而不暴露半导体芯片120的表面120s。在这种情况下，模制层140的喷丸处理过的表面140sp是第三下封装件103的上表面的一部分。
[0060]图8A至图8D是示出根据本发明构思的示例性实施例的制造半导体封装件的方法的剖视图。图8C是图8B的Μ部分的放大剖视图。
[0061]参照图8Α，可以对利用与参考图1Α描述的工艺相同或相似的工艺形成的半导体封装件80执行喷丸处理。半导体封装件80包括封装基底110、位于封装基底110的上表面110a上的半导体芯片120以及包封半导体芯片120的模制层140。在封装基底110的上表面110a和下表面110b上分别形成上焊盘112和下焊盘114。模制层140的表面140s与半导体芯片120的表面120s基本共面。在这种情况下，对封装基底110的下表面110b执行喷丸处理。封装基底110的下表面110b接受来自喷射装置90的丸95。下焊盘114的表面114s与封装基底110的下表面110b —起被喷丸处理。
[0062]参照图8B，喷丸处理使封装基底110具有喷丸处理过的下表面llObp，也使下焊盘114具有喷丸处理过的表面114sp。因此，第四下封装件104被形成为包括具有喷丸处理过的表面114sp的下焊盘114和具有喷丸处理过的下表面llObp的封装基底110。
[0063]如图8C所示，通过丸95的高速冲击形成了下焊盘114的喷丸处理过的表面114sp。凹痕151-1增大了喷丸处理过的表面114sp的表面粗糙度。类似地，凹痕151-2增大了喷丸处理过的下表面llObp的表面粗糙度。因为下焊盘114包括相对于封装基底110硬的材料，所以下焊盘114的表面114sp的粗糙度小于封装基底110的下表面llObp的粗糙度。可以使下焊盘114的表面114sp和封装基底110的表面llObp塑性形变。
[0064]如图8A中所示，当半导体封装件80具有负翘曲时，在封装基底110的下表面110b上形成喷丸处理过的表面114sp和llObp。例如，封装基底110的喷丸处理过的表面llObp和下焊盘114的喷丸处理过的表面114sp可以施加能够使第四下封装件104具有正翘曲的应力。当第四下封装件104具有负翘曲时，具有喷丸处理过的表面llObp和114sp的封装基底110可以施加应力来抵消负翘曲，从而可以将第四下封装件104的翘曲降低到可防止连接端子160失效或损坏的程度。
[0065]参照图8D，可以对模制层140蚀刻或钻孔以形成暴露封装基底110的上焊盘112的模制孔145。在模制孔145中形成连接端子160以结合到上焊盘112。在第四下封装件104上堆叠上封装件200。将外部端子116附着到下焊盘114以制造层叠封装型的第四半导体封装件14。
[0066]图9A至图9D是示出根据本发明构思的示例性实施例的制造半导体封装件的方法的剖视图。
[0067]参照图9A，对可以利用与参考图1A描述的工艺相同或相似的工艺形成的半导体封装件80执行喷丸处理。半导体封装件80包括封装基底110、位于封装基底110的上表面110a上的半导体芯片120以及包封半导体芯片120的模制层140。在封装基底110的上表面110a和下表面110b上分别形成上焊盘112和下焊盘114。模制层140的表面140s与半导体芯片120的表面120s基本共面。在这种情况下，由来自喷射装置90的丸95对半导体芯片120的表面120s和模制层140的表面140s执行第一喷丸处理。
[0068]参照图9B，第一喷丸处理使半导体芯片120和模制层140分别具有喷丸处理过的表面120sp和喷丸处理过的表面140sp。然后，再对半导体封装件80的下侧执行第二喷丸处理。
[0069]参照图9C，第二喷丸处理使封装基底110和下焊盘114分别具有喷丸处理过的下表面llObp和喷丸处理过的表面114sp。因此，第五下封装件105被形成为在第五下封装件105的两侧(例如，第五下封装件105的上侧和下侧)上具有喷丸处理过的表面。
[0070]第五下封装件105具有被喷丸处理的上侧和下侧，并且无论翘曲方向如何都可以抵消第五下封装件105的翘曲。例如，当第五下封装件105在高温条件下具有正翘曲时，半导体芯片120的表面120sp和模制层140的表面140sp可以向第五下封装件105提供残余应力，以引起可以去除或减少正翘曲的负翘曲。可选择地，当第五下封装件105在高温条件下具有负翘曲时，封装基底110的下表面llObp和下焊盘114的表面114sp可以向第五下封装件105提供残余应力，以引起可以去除或减少负翘曲的正翘曲。
[0071]可以通过调整喷丸处理的工艺条件(例如，丸95的撞击速度、喷丸处理时间等)来控制在第五下封装件105上作用的残余应力的量。
[0072]参照图9D，可以对模制层140的喷丸处理过的表面140sp蚀刻或钻孔以形成模制孔145。在模制孔145中形成连接端子160以结合到上焊盘112。在第五下封装件105上堆叠上封装件200。将外部端子116附着到下焊盘114以制造层叠封装型的第五半导体封装件15。下焊盘114的喷丸处理过的表面114sp在下焊盘114和外部端子116之间具有增大的接触面积，因此可以增强下焊盘114和外部端子116之间的粘附。
[0073]图10A至图10C是示出根据本发明构思的示例性实施例的制造半导体封装件的方法的剖视图。图10D是示出根据本发明构思的示例性实施例的半导体封装件的剖视图。
[0074]参照图10A，在利用与参考图5A和图5B描述的工艺相同或相似的工艺形成第一下封装件101之前或之后，对第一下封装件101的下侧执行喷丸处理。在喷丸处理中，封装基底110的下表面110b和下焊盘114的表面114s经受从喷射装置90射出的丸95的碰撞。
[0075]参照图10B，喷丸处理使封装基底110和下焊盘114分别具有喷丸处理过的表面llObp和喷丸处理后的表面114sp。因此，第六下封装件106包括覆盖半导体芯片120的残余应力层150、具有喷丸处理过的下表面114sp的下焊盘114以及具有喷丸处理过的下表面llObp的封装基底110。残余应力层150也覆盖模制层140的一部分。下焊盘114的表面114sp的粗糙度可以小于下表面llObp的粗糙度。
[0076]无论翘曲方向如何，残余应力层150和/或喷丸处理过的表面114sp和llObp都可以去除或减少第六下封装件106的翘曲。
[0077]参照图10C，可以执行与参照图5B至图?描述的制造工艺相同或相似的制造工艺来制造包括堆叠在第六下封装件106上的上封装件200的层叠封装型的第六半导体封装件16。
[0078]参照图10D，可以对图6B的第二下封装件102的下侧执行喷丸处理以形成第七下封装件107。第七下封装件107包括具有开口 155的残余应力层150、具有喷丸处理过的表面114sp的下焊盘114以及具有喷丸处理过的下表面llObp的封装基底110。将上封装件200堆叠在第七下封装件107上以制造层叠封装型的第七半导体封装件17。
[0079]图11A至图11D是示出根据本发明构思的示例性实施例的制造半导体封装件的方法的剖视图。图11E是示出根据本发明构思的示例性实施例的半导体封装件的剖视图。
[0080]参照图11A，设置具有形成在其上的种子层150a的半导体封装件80。半导体封装件80包括封装基底110、安装在封装基底110的上表面110a上的半导体芯片120以及包封半导体芯片120的模制层140。在封装基底110的上表面110a上设置上焊盘112，并且在封装基底110的下表面110b上设置下焊盘114。种子层150a部分地覆盖半导体封装件80。例如，可以通过沉积和蚀刻金属来将种子层150a形成为具有覆盖半导体芯片120并暴露模制层140的形状。种子层150a也覆盖模制层140的一部分。模制层140的表面140s被部分地暴露。
[0081]参照图11B，半导体封装件80经受喷丸处理。例如，丸95高速撞击种子层150a的表面150s和模制层140的表面140s。通过单次喷丸处理来同时处理种子层150a和模制层140。
[0082]参照图11C，喷丸处理使种子层150a转变为具有喷丸处理过的表面150sp的残余应力层150。模制层140也具有喷丸处理过的表面140sp。因此，第八下封装件108被形成为具有喷丸处理过的残余应力层150和喷丸处理过的模制层140。
[0083]参照图11D，可以对模制层140的喷丸处理过的表面140sp蚀刻或钻孔以形成暴露封装基底110的上焊盘112的模制孔145。在模制孔145中形成连接端子160以结合到上焊盘112。在第八下封装件108上堆叠上封装件200并将外部端子116附着到下焊盘114，以制造层叠封装型的第八半导体封装件18。
[0084]参照图11E，还对图11C