氧化物半导体薄膜晶体管及其制造方法
【技术领域】
[0001]本发明是有关于一种氧化物半导体薄膜晶体管及其制造方法。
【背景技术】
[0002]氧化物半导体薄膜晶体管的制造方法通常为共平面(coplanar)、背通道蚀刻(back channel etch, BCE)或蚀刻阻障层(etch stop layer, ESL)等方式。共平面方式是先形成源极和漏极，再形成氧化物半导体层于源极和漏极的上方。但因源极和漏极的金属遮蔽效应，使位于源极和漏极正上方的氧化物半导体层不易产生电场，导致开电流较低且电性稳定度较差。
[0003]背信道蚀刻方式是先形成氧化物半导体层，再形成源极和漏极于氧化物半导体层的上方。但在蚀刻导体层以形成源极和漏极时，蚀刻液容易腐蚀暴露出的氧化物半导体层，导致通道受损，或甚至无法形成通道。
[0004]蚀刻阻障层方式是先形成氧化物半导体层，再形成蚀刻阻障层于氧化物半导体层上。如此一来，在蚀刻导体层以形成源极和漏极时，因蚀刻阻障层的存在，使氧化物半导体层不会被腐蚀。于实际应用中，蚀刻阻障层必须具有一定的宽度，以与欲形成的源极和漏极部分重叠，避免蚀刻液渗入而腐蚀氧化物半导体层。由于蚀刻阻障层须具有一定的宽度，故通道长度无法再缩短。因此，以蚀刻阻障层方式所形成的像素结构的面积通常比较大，对开口率十分不利。
[0005]综上所述，共平面、背信道蚀刻或蚀刻阻障层方式各有缺点，因此目前亟需一种新颖的氧化物半导体薄膜晶体管的制造方法，以期能够完全克服上述方式的所有缺点。
【发明内容】
[0006]本发明提供一种氧化物半导体薄膜晶体管的制造方法，包含下列步骤:于一基材上依序提供一第一氧化物半导体层及一导体层，导体层位于第一氧化物半导体层上；形成一图案化光阻于导体层上；移除暴露于图案化光阻外的导体层及其下方的第一氧化物半导体层，以形成一源极、一漏极及一图案化第一氧化物半导体层于源极及漏极的下方；形成一图案化第二氧化物半导体层于源极与漏极之间，以接触图案化第一氧化物半导体层、源极及漏极；提供一栅极；提供位于图案化第一氧化物半导体层及图案化第二氧化物半导体层与栅极之间的一栅介电层。本制造方法所形成的氧化物半导体薄膜晶体管的开电流高且电性稳定度佳。此外，氧化物半导体薄膜晶体管的通道长度不受限于蚀刻阻障层，特别的是，本制造方法不必增加额外的图案化工艺或使用额外的光罩。
[0007]本发明提供另一种氧化物半导体薄膜晶体管的制造方法，包含下列步骤:于一基材上依序提供一第一氧化物半导体层及一导体层，导体层位于第一氧化物半导体层上；形成一图案化光阻于导体层上；移除暴露于图案化光阻外的导体层及其下方的第一氧化物半导体层，以形成一源极及一图案化第一氧化物半导体层于源极的下方；形成一图案化第二氧化物半导体层于源极及图案化第一氧化物半导体层上，并接触源极及图案化第一氧化物半导体层；形成一绝缘层于图案化第二氧化物半导体层及源极上，其中绝缘层具有一开口暴露出图案化第二氧化物半导体层的一部分；形成一漏极于绝缘层上，以使漏极通过开口与图案化第二氧化物半导体层的部分电性连接；提供一栅极；提供位于图案化第一氧化物半导体层及图案化第二氧化物半导体层与栅极之间的一栅介电层。本制造方法所形成的氧化物半导体薄膜晶体管的开电流高且电性稳定度佳。此外，氧化物半导体薄膜晶体管的通道长度不受限于蚀刻阻障层，特别的是，本制造方法中的源极和漏极是分开制作的，因此源极和漏极之间的距离不受限于曝光工艺的精度，更可缩短通道长度，进而达到超高分辨率的目标。
[0008]本发明提供一种氧化物半导体薄膜晶体管，包含:一源极及一漏极、一氧化物半导体结构、一栅极及一栅介电层。氧化物半导体结构具有一第一部分、一第二部分及一第三部分，第一部分接触源极并位于源极的下方，第二部分接触漏极并位于漏极的下方，第三部分设置于源极与漏极之间，并连接第一部分及第二部分，且延伸覆盖源极的侧表面及漏极的侧表面，源极的侧表面及漏极的侧表面彼此相对；栅介电层设置于氧化物半导体结构与栅极之间。
[0009]本发明提供另一种氧化物半导体薄膜晶体管，包含一源极、一氧化物半导体结构、一绝缘层、一漏极、一栅极及一栅介电层。氧化物半导体结构具有一第一部分及一第四部分，第一部分接触源极并位于源极的下方，第四部分连接第一部分，且延伸覆盖源极的侧表面；绝缘层设置于氧化物半导体结构上，绝缘层具有一开口暴露出第四部分的一部分；漏极设置于开口内，以与第四部分的该部分电性连接，源极的侧表面与漏极彼此相对；栅介电层设置于氧化物半导体结构与栅极之间。
【附图说明】
[0010]图1为本发明的一实施例的氧化物半导体薄膜晶体管的制造方法的流程图；
[0011]图2A-2D为本发明的一实施例的氧化物半导体薄膜晶体管的制造方法的各阶段剖面示意图；
[0012]图3A-3C为本发明的另一实施例的氧化物半导体薄膜晶体管的制造方法的各阶段剖面示意图；
[0013]图4为本发明的另一实施例的氧化物半导体薄膜晶体管的制造方法的流程图；
[0014]图5A-5E为本发明的又一实施例的氧化物半导体薄膜晶体管的制造方法的各阶段剖面示意图；
[0015]图6A-6D为本发明的再一实施例的氧化物半导体薄膜晶体管的制造方法的各阶段剖面示意图；
[0016]其中，附图标记:
[0017]102、104、106、108、110、112、114、116、118:步骤
[0018]210:基材
[0019]220:栅极
[0020]230:栅介电层
[0021]240:第一氧化物半导体层
[0022]240’:第一氧化物半导体层
[0023]240a、240b:图案化第一氧化物半导体层
[0024]250:导体层
[0025]250a:源极
[0026]250b:漏极
[0027]260a:图案化第二氧化物半导体层
[0028]270:保护层
[0029]270a:接触窗
[0030]280:像素电极
[0031]290:绝缘层
[0032]290a:开口
[0033]402、404、406、408、410、412、414、416、418、420、422:步骤
[0034]S1、S2、S3、S4:侧表面
[0035]SE:氧化物半导体结构
[0036]SE1:第一部分
[0037]SE2:第二部分
[0038]SE3:第三部分
[0039]SE4:第四部分
[0040]PR:图案化光阻
【具体实施方式】
[0041]兹有关本发明的技术内容及详细说明，配合【附图说明】如下:
[0042]—般而言，薄膜晶体管的类型例如为顶栅型或底栅型。在底栅型薄膜晶体管的类型中，栅极是位于半导体层的下方；在顶栅型薄膜晶体管的类型中，栅极是位于半导体层的上方。以下提供一种底栅型氧化物半导体薄膜晶体管的制造方法，但不限于此。请参照图1，图1为本发明的一实施例的氧化物半导体薄膜晶体管的制造方法的流程图，在步骤102中，提供一基材210，如图2A所示，基材210需具有足够的机械强度，其可为玻璃、石英、透明高分子材料或其他合适的材质。
[0043]在步骤104中，形成一栅极220于基材210上，如图2A所示，例如可利用溅镀、物理气相沉积、化学气相沉积或其他薄膜沉积技术先形成一层导体层(未绘示)于基材210上，再图案化导体层，以形成栅极220。图案化工艺例如为微影蚀刻工艺。导体层的材料可为金属或金属化合物。金属可包含钼(Mo)、铬(Cr)、铝(A1)、钕(Nd)、钛(Ti)、铜(Cu)、银(Ag)、金(Au)、锌(Zn)、铟(In)、镓(Ga)、其他合适的材料或上述的组合。金属化合物可包含金属合金、金属氧化物、金属氮化物、金属氮氧化物、其他合适的材料或上述的组合。
[0044]在步骤106中，形成栅介电层230覆盖栅极220，如图2A所示，可利用溅镀、物理气相沉积、化学气相沉积或其他合适的薄膜沉积技术形成栅介电层230。栅介电层230可为单层或多层结构，其材料可包含有机介电材、无机介电材或上述的组合。有机介电材例如为聚亚酰胺(Polyimide, PI)、其他适合的材料或上述的组合；无机介电材例如为氧化娃、氮化硅、氮氧化硅、其他适合的材料或上述的组合。
[0045]在步骤108中，依序提供第一氧化物半导体层240及导体层250于栅介电层230上，导体层250位于第一氧化物半导体层240上，如图2A所示，可使用溅镀、物理气相沉积、化学气相沉积或其他薄膜沉积技术先形成第一氧化物半导体层240于栅介电层230上，再以溅镀、物理气相沉积、化学气相沉积或其他薄膜沉积技术形成导体层250于第一氧化物半导体层240上。第一氧化物半导体层240可为单层或多层结构，其材质可例如为氧化锌(ZnO)、氧化锌锡(ZnSnO)、氧化铬锡(CdSnO)、氧化镓锡(GaSnO)、氧化钛锡(TiSnO)、氧化铟镓锌(InGaZnO)、氧化铟锌(InZnO)、氧化铜招(CuAlO)、氧化锁铜(SrCuO)、硫氧化