镧铜(LaCuOS)、其他适合的材料或上述的组合。导体层250的材料可为金属或金属化合物。
[0046]在步骤110中，形成图案化光阻PR于导体层250上，其用以定义源极及漏极的位置，如图2A所示，例如可先在导体层250上涂布一层感旋光性的光阻材料，然后进行烘烤，接着进行曝光及显影工艺，以形成图案化光阻PR于导体层250上。
[0047]在步骤112中，如图2A-2B所示，移除暴露于图案化光阻PR外的导体层250及其下方的第一氧化物半导体层240，以形成源极250a、漏极250b及图案化第一氧化物半导体层240a、240b于源极250a及漏极250b的下方。所形成的源极250a与图案化第一氧化物半导体层240a可具有大致相同的上视轮廓，漏极250b与图案化第一氧化物半导体层240b可具有大致相同的上视轮廓。例如可利用湿式蚀刻方式移除暴露于图案化光阻PR外的导体层250及其下方的第一氧化物半导体层240。在完成步骤112后，移除图案化光阻PR。
[0048]在步骤114中，如图2C所示，形成图案化第二氧化物半导体层260a于源极250a及漏极250b上，以及源极250a与漏极250b之间，使图案化第二氧化物半导体层260a接触图案化第一氧化物半导体层240a、240b、源极250a的侧表面S1及漏极250b的侧表面S2。栅介电层230位于图案化第一氧化物半导体层240a、240b及图案化第二氧化物半导体层260a与栅极220之间。例如可使用溅镀、物理气相沉积、化学气相沉积或其他薄膜沉积技术先形成第二氧化物半导体层(未绘示)覆盖源极250a、漏极250b与门介电层230，然后再图案化第二氧化物半导体层，以形成图案化第二氧化物半导体层260a。图案化第二氧化物半导体层260a与图案化第一氧化物半导体层240a、240b的材质可相同或不同。
[0049]值得注意的是，由于图案化第一氧化物半导体层240a、240b设置于栅介电层230上，而源极250a及漏极250b设置于图案化第一氧化物半导体层240a、240b上，因此第一氧化物半导体层240a、240b不会受到源极250a及漏极250b的金属遮蔽效应影响。并且图案化第一氧化物半导体层240a、240b及图案化第二氧化物半导体层260a构成完整的通道，因此不会有开路电流较低且电性稳定度较差的问题。换言之，相较于共平面方式，本发明的制造方法所形成的氧化物半导体薄膜晶体管的开路电流较高且电性稳定度较佳。此外，相较于蚀刻阻障层方式，本发明的制造方法所形成的氧化物半导体薄膜晶体管的通道长度不受限于蚀刻阻障层，故依此方法形成的像素结构的面积较小，开口率较高。特别的是，源极250a、漏极250b和图案化第一氧化物半导体层240a、240b在同一道工艺中形成，故本制造方法不必增加额外的图案化工艺或使用额外的光罩。
[0050]在步骤116中，如图2D所示，形成保护层270于图案化第二氧化物半导体层260a、源极250a及漏极250b上。保护层270具有接触窗270a露出漏极250b的一部分。例如可利用溅镀、物理气相沉积、化学气相沉积或其他合适的薄膜沉积技术形成保护材料层(未绘示)，再图案化保护材料层，以形成保护层270及接触窗270a。保护层270为单层或多层结构，其材料可包含有机介电材或无机介电材。
[0051]在步骤118中，如图2D所示，形成像素电极280于保护层270上，以使像素电极280通过接触窗270a与漏极250b的该部分电性连接。例如可先以溅镀、物理气相沉积、化学气相沉积或其他薄膜沉积技术形成一层透明导电层(未绘示)于保护层270上，再图案化透明导电层，以形成像素电极280。像素电极280可为单层或多层结构，其材料可例如为氧化铟锡(ΙΤ0)、氧化铪(HfOx)、氧化铝锌(ΑΖ0)、氧化铝锡(ΑΤ0)、氧化镓锌(GZ0)、氧化铟钛(IT1)、氧化铟钼(ΙΜ0)或其他透明导电材料。
[0052]图3A-3C是依照本发明的另一实施例的底栅型氧化物半导体薄膜晶体管的制造方法的各阶段剖面示意图。请参照图1及图3A，在步骤102、104及106中，提供基材210，再依序形成栅极220与门介电层230于基材210上。然后，在步骤108中，如图3A所示，依序提供第一氧化物半导体层(未绘示)及导体层250，但在提供第一氧化物半导体层之后及提供导体层250之前，先图案化第一氧化物半导体层，而形成第一氧化物半导体层240’。换言之，图3A的实施例与图2A的实施例的差异在于，图3A的实施例更包含图案化第一氧化物半导体层，以形成第一氧化物半导体层240’。但第一氧化物半导体层240’需与欲形成的源极和漏极部分重叠。随后，在步骤110中，形成图案化光阻PR于导体层250上。图案化光阻PR用以定义源极和漏极的位置。至于后续图3B-3C的实施例，可参照上述图2B-2C的实施例。
[0053]以下提供另一种底栅型氧化物半导体薄膜晶体管的制造方法。请参照图4，在步骤402中，提供基材210，如图5A所示，在步骤404中，形成栅极220于基材210上。在步骤406中，形成栅介电层230覆盖栅极220。在步骤408中，依序提供第一氧化物半导体层240及导体层250于栅介电层230上，导体层250位于第一氧化物半导体层240上。在步骤410中，形成图案化光阻PR于导体层250上，以定义源极的位置，如图5A所示。在图4所示的流程中，源极和漏极是分开制作的。
[0054]在步骤412中，如图5B所示，移除暴露于图案化光阻PR外的导体层250及其下方的第一氧化物半导体层240，以形成源极250a及图案化第一氧化物半导体层240a于源极250a的下方。所形成的源极250a与图案化第一氧化物半导体层240a可具有大致相同的上视轮廓。在完成步骤412后，移除图案化光阻PR。
[0055]在步骤414中，如图5C所示，形成图案化第二氧化物半导体层260a于源极250a、图案化第一氧化物半导体层240a与栅介电层230上。图案化第二氧化物半导体层260a接触源极250a的侧表面S1、图案化第一氧化物半导体层240a与栅介电层230。栅介电层230位于图案化第一氧化物半导体层240a及图案化第二氧化物半导体层260a与栅极220之间。图案化第二氧化物半导体层260a与图案化第一氧化物半导体层240a的材质可相同或不同。
[0056]在步骤416中，如图?所示，形成绝缘层290于图案化第二氧化物半导体层260a及源极250a上。绝缘层290具有一开口 290a暴露出图案化第二氧化物半导体层260a的一部分。例如可利用溅镀、物理气相沉积、化学气相沉积或其他合适的薄膜沉积技术形成绝缘材料层(未绘示)，再图案化绝缘材料层，以形成绝缘层290及开口 290a。绝缘层290为单层或多层结构，其材料可包含有机介电材或无机介电材。
[0057]在步骤418中，如图所示，形成漏极250b于绝缘层290上，使漏极250b通过开口 290a与图案化第二氧化物半导体层260a的该部分电性连接。在形成漏极250b时，绝缘层290具有蚀刻阻障的功能，可保护其下方的图案化第二氧化物半导体层260a不被腐蚀。
[0058]值得注意的是，由于图案化第一氧化物半导体层240a设置在栅介电层230上，而源极250a设置在第一氧化物半导体层240a上，因此第一氧化物半导体层240a不会被源极250a的金属遮蔽效应影响。并且图案化第一氧化物半导体层240a及图案化第二氧化物半导体层260a构成完整的通道，因此不会有开路电流较低且电性稳定度较差的问题。换言之，相较于共平面方式，本发明的制造方法所形成的氧化物半导体薄膜晶体管的开路电流较高且电性稳定度较佳。此外，相较于蚀刻阻障层方式，本发明的制造方法所形成的氧化物半导体薄膜晶体管的通道长度不受限于蚀刻阻障层，故依此方法形成的像素结构的面积较小，开口率较高。特别的是，源极和漏极分开制作，因此源极和漏极之间的距离不受限于曝光工艺的精度，更可缩短通道长度，进而达到超高分辨率的目标。
[0059]在步骤420中，如图5E所示，形成保护层270于绝缘层290及漏极250b上。保护层270具有接触窗270a露出漏极250b的一部分。在步骤422中，形成像素电极280于保护层270上，以使像素电极280通过接触窗270a与漏极250b的该部分电性连接。
[0060]图6A-6D为依照本发明的又一实施例的底栅型氧化物半导体薄膜晶体管的制造方法的各阶段剖面示意图。请参照图4及图6A，在步骤402、404及406中，提供基材210，再依序形成栅极220与门介电层230于基材210上。然后，在步骤408中，如图6A所示，依序提供第一氧化物半导体层(未绘示)及导体层250，但在提供第一氧化物半导体层之后及提供导体层250之前，先图案化第一氧化物半导体层，而形成第一氧化物半导体层240’。换言之，图6A的实施例与图5A的实施例的差异在于，图6A的实施例更包含图案化第一氧化物半导体层，以形成第一氧化物半导体层240’。但第一氧化物半导体层240’需与欲形成的源极部分重叠。之后在步骤410中，形成图案化光阻PR于导体层250上。图案化光阻PR用以定义源极的位置。至于后续的图6B-6D的实施例，可参照上述图5B-5D的实施例。
[0061]以下提供一种氧化物半