选通驱动模块和面板内栅极的制作方法

本公开涉及选通驱动模块和面板内栅极(gate-in-panel)，更具体地，涉及一种通过共享下拉tft来减少tft的数量并因此减小边框的厚度的选通驱动模块和面板内栅极。

背景技术：

随着信息技术时代真正开始，与平板显示装置关联的技术正快速演进，其以视觉图像的形式来呈现包含在电信号中的信息。具体地，正在进行开发功耗较小的更薄且更轻的平板显示装置的研究。

平板显示装置包括液晶显示(lcd)装置、等离子体显示面板(pdp)装置、场发射显示(fed)装置、电致发光显示(eld)装置、电润湿显示(ewd)装置和有机发光显示(oled)装置。

在这些装置当中，oled装置利用作为自发光元件的有机发光二极管(oled)来显示图像。这种oled装置包括发射不同颜色的光的两个或更多个有机发光二极管，使得能够在无需附加滤色器的情况下显示彩色图像。另外，由于oled装置无需单独的光源，所以与lcd装置相比存在更轻且更薄并且具有视角更宽的优点。另外，oled装置具有比lcd装置快至少一千倍的响应速度，使得几乎不留下残像。

这种oled装置通过将电压施加到选通线以使扫描晶体管导通来显示图像。当扫描晶体管导通时，经由数据线施加电压以使驱动晶体管导通。当驱动晶体管导通时，电流流过驱动晶体管以使有机发光二极管导通。因此，需要用于将电压施加到选通线的选通驱动模块。

现有选通驱动模块的缺点在于，它包括大量用于驱动选通线的tft，因此边框变得较厚。另外，由于现有选通驱动模块具有厚的边框，所以观看者难以沉浸于显示在屏幕上的内容，并且面板的总体积增加。另外，现有选通驱动模块具有需要大量qb节点和反相器以用于驱动选通线的问题。

技术实现要素：

本公开的一个目的在于提供一种通过共享下拉tft来减少tft的数量的选通驱动模块和面板内栅极。

本公开的另一目的在于提供一种通过减少tft的数量来减小边框的厚度的选通驱动模块和面板内栅极。

本公开的另一目的在于提供一种减小边框的厚度以因此使得观看者能够具有更沉浸的视觉体验的选通驱动模块和面板内栅极。

本公开的另一目的在于提供一种减小边框的厚度以减小面板的总体积的选通驱动模块和面板内栅极。

本公开的另一目的在于提供一种通过共享qb节点来减少qb节点的数量的选通驱动模块和面板内栅极。

本公开的另一目的在于提供一种通过共享qb节点来减少反相器的数量的选通驱动模块和面板内栅极。

本公开的另一目的在于提供一种控制扫描晶体管的导通和截止操作的选通驱动模块和面板内栅极。

本公开的另一目的在于提供一种能够通过控制扫描晶体管的导通和截止操作来控制有机发光二极管的导通和截止定时的选通驱动模块和面板内栅极。

本公开的另一目的在于提供一种能够将选通驱动信号同时施加到第一上拉tft和第二上拉tft的选通驱动模块和面板内栅极。

本公开的另一目的在于提供一种将选通驱动信号同时施加到第一上拉tft和第二上拉tft以因此减小施加于显示区域的电压信号之间的延迟的选通驱动模块和面板内栅极。

根据本公开的一方面，提供了一种能够通过共享下拉tft来减少tft的数量并因此减小边框的厚度的选通驱动模块。

更具体地，当第一上拉tft和第二上拉tft导通时，第一下拉tft截止。当第一上拉tft和第二上拉tft截止时，第一下拉tft导通。当第一上拉tft和第二上拉tft导通时，选通驱动信号经由第一上拉tft和第二上拉tft被施加至选通线。然后，当第一下拉tft导通时，低电平电压信号经由第一下拉tft被施加至选通线。如上所述，仅利用第一上拉tft、第二上拉tft和第一下拉tft来施加选通驱动信号和低电平电压信号，以使得能够减少tft的数量并且能够减少边框的厚度。

该选通驱动模块还可包括第一反相器，该第一反相器具有连接至第一上拉tft的栅极端子的一个端子以及连接至第一下拉tft的栅极端子的另一端子。

经由第三反相器连接至第三上拉tft的栅极端子的qb3节点可连接至qb2节点。qb2节点可经由第二反相器连接至第二上拉tft的栅极端子。如上所述，qb3节点连接至qb2节点，以使得能够减少qb节点的数量并且能够减少反相器的数量。

因此，选通驱动模块可共享下拉tft和qb节点，以使得能够减少tft的数量、qb节点的数量和反相器的数量。

根据本公开的另一方面，提供了一种能够通过共享下拉tft来减少tft的数量并因此减小边框的厚度的面板内栅极。

更具体地，当第一上拉tft和第二上拉tft导通时，第一下拉tft截止。当第一上拉tft和第二上拉tft截止时，第一下拉tft导通。当第一上拉tft和第二上拉tft导通时，选通驱动信号经由第一上拉tft和第二上拉tft被施加至选通线。然后，当第一下拉tft导通时，低电平电压信号经由第一下拉tft被施加至选通线。如上所述，仅利用第一上拉tft、第二上拉tft和第一下拉tft来施加选通驱动信号和低电平电压信号，以使得能够减少tft的数量并且能够减少边框的厚度。

面板内栅极还可包括显示区域，在该显示区域中通过经由第一选通线施加的选通驱动信号来进行扫描操作。

面板内栅极还可包括第一反相器，该第一反相器具有连接至第一上拉tft的栅极端子的一个端子以及连接至第一下拉tft的栅极端子的另一端子。

经由第三反相器连接至第三上拉tft的栅极端子的qb3节点可连接至qb2节点。qb2节点可经由第二反相器连接至第二上拉tft的栅极端子。如上所述，qb3节点连接至qb2节点，以使得能够减少qb节点的数量并且能够减少反相器的数量。

因此，面板内栅极可共享下拉tft和qb节点，以使得能够减少tft的数量、qb节点的数量和反相器的数量。

根据本公开的示例性实施方式，能够通过共享下拉tft来减少tft的数量。例如，通过减小边框的厚度以使观看者具有更沉浸的视觉体验，能够有用地利用根据本公开的示例性实施方式的选通驱动模块和面板内栅极。即，具有更薄的边框的显示装置提供更多的画面实际使用面积，从而当观看者观看电影或戏剧时使得观看者能够沉浸于显示在画面中的内容。

另外，根据本公开的示例性实施方式，能够通过减小边框的厚度来减小面板相对于屏幕大小的总体积。例如，通过减小面板的总体积以减小不必要的空间，能够有用地利用根据本公开的示例性实施方式的选通驱动模块和面板内栅极。

另外，根据本公开的示例性实施方式，能够通过共享qb节点来减少qb节点的数量。例如，通过将qb节点连接至另一qb节点以减少qb节点的数量，能够有用地利用根据本公开的示例性实施方式的选通驱动模块和面板内栅极。通过共享qb节点，连接至qb节点的反相器也能够被共享，使得能够减小边框的厚度。

另外，根据本公开的示例性实施方式，能够控制扫描晶体管的导通和截止操作。例如，通过控制上拉tft和下拉tft的导通和截止操作以控制施加于选通线的电压信号，能够有用地利用根据本公开的示例性实施方式的选通驱动模块和面板内栅极。

另外，通过控制扫描晶体管的导通和截止操作，能够控制有机发光二极管(oled)的导通和截止定时。例如，通过使有机发光二极管按照任意顺序导通或截止，能够有用地利用根据本公开的示例性实施方式的选通驱动模块和面板内栅极。

另外，根据本公开的示例性实施方式，能够减小施加于显示区域的电压信号之间的延迟。例如，当施加于显示区域的电压信号不均匀以使得使有机发光二极管导通和截止的定时变得不规律时，能够有用地利用根据本公开的示例性实施方式的选通驱动模块和面板内栅极。

附图说明

图1是示出根据本公开的示例性实施方式的选通驱动模块的示图；

图2(a)是示出根据本公开的示例性实施方式的选通驱动信号的示图；

图2(b)是示出根据本公开的示例性实施方式的施加于上拉tft的栅极端子的电压信号的示图；

图2(c)是示出根据本公开的示例性实施方式的施加于下拉tft的栅极端子的电压信号的示图；

图2(d)是示出根据本公开的示例性实施方式的施加于选通线的电压信号的示图；

图3是根据本公开的示例性实施方式的像素结构的等效电路图；

图4是示出根据本公开的另一示例性实施方式的选通驱动模块的示图；

图5是示出根据本公开的示例性实施方式的面板内栅极的示图；以及

图6是示出根据本公开的另一示例性实施方式的面板内栅极的示图。

具体实施方式

以上目的、特征和优点将从参照附图的详细描述变得显而易见。充分详细地描述实施方式以使得本领域技术人员能够容易地实践本公开的技术构思。熟知功能或配置的详细描述可被省略，以免使本公开的主旨不必要地模糊。以下，将参照附图详细描述本公开的实施方式。在整个附图中，相似的标号指代相似的元件。

图1是示出根据本公开的示例性实施方式的选通驱动模块的示图。参照图1，根据本公开的示例性实施方式的选通驱动模块可包括第一上拉tft110、第一下拉tft120和第二上拉tft130。图1所示的选通驱动模块仅是本公开的示例性实施方式，并且元件不限于图1所示的元件。一些元件可根据需要被增加、修改或者移除。

图2(a)是示出根据本公开的示例性实施方式的选通驱动信号的示图。图2(b)是示出根据本公开的示例性实施方式的施加于上拉tft的栅极端子的电压信号的示图。

图2(c)是示出根据本公开的示例性实施方式的施加于下拉tft的栅极端子的电压信号的示图。图2(d)是示出根据本公开的示例性实施方式的施加于选通线的电压信号的示图。

图3是根据本公开的示例性实施方式的像素结构10的等效电路图。以下，将参照1至图3描述根据本公开的示例性实施方式的选通驱动模块。

第一上拉tft110的一个端子可连接至选通驱动信号发生器160，并且第一上拉tft110的另一端子可连接至第一选通线150的一端。第一上拉tft110可以是mosfet、bjt、igbt等，但是第一上拉tft110的类型在本文中不受具体限制。选通驱动信号发生器160是生成选通驱动信号clk1、clk2、clk3和clk4的元件。选通驱动信号clk1、clk2、clk3和clk4表示施加于选通线以使扫描晶体管scan_tr导通的电压信号。例如，选通驱动信号clk1、clk2、clk3和clk4可以是但不限于时钟信号。

第一下拉tft120的一个端子可连接至第一选通线150的一端，第一下拉tft120的另一端子可连接至低电平电压端子170。低电平电压端子170是向第一下拉tft120的源极端子供应dc电压信号的元件。低电平电压端子170可以是(但不限于)dc电压源。第一下拉tft120可以是mosfet、bjt、igbt等，但是第一下拉tft120的类型在本文中不受具体限制。

第二上拉tft130的一个端子可连接至选通驱动信号发生器160，并且第二上拉tft130的另一端子可连接至第一选通线150的另一端。第二上拉tft130可以是mosfet、bjt、igbt等，但是第二上拉tft130的类型在本文中不受具体限制。第一上拉tft110、第一下拉tft120和第二上拉tft130可以是相同的类型或不同的类型。第一上拉tft110、第一下拉tft120和第二上拉tft130设置的位置可与图1中所示的位置相同或不同。

例如，当第一上拉tft110和第二上拉tft130导通时，第一下拉tft120可截止。当第一上拉tft110和第二上拉tft130截止时，第一下拉tft120可导通。参照图2(b)，信号210被施加至第一上拉tft110的栅极端子。当信号210被施加至第一上拉tft110的栅极端子时，第一上拉tft110在间隔230期间导通。

另一方面，参照图2(c)，信号220被施加至第一下拉tft120的栅极端子。当信号220被施加至第一下拉tft120的栅极端子时，第一下拉tft120在间隔230期间截止。图2(a)至图2(d)中所示的反相的信号被施加至第一上拉tft110和第一下拉tft120的栅极端子，使得tft反复地导通和截止。

例如，选通驱动模块还可包括第一反相器140，该第一反相器140具有连接至第一上拉tft110的栅极端子的一个端子以及连接至第一下拉tft120的栅极端子的另一端子。第一反相器140可使供应给q1节点的信号的相位反相以将它输出给qb1节点。例如，第一反相器140可将图2(b)所示的信号210改变为图2(c)所示的信号220以将它输出。当第一反相器140将图2(b)所示的信号210改变为图2(c)所示的信号220以将它输出时，第一上拉tft110和第一下拉tft120反复地导通和截止。

根据本公开的示例性实施方式，施加至第一上拉tft110的栅极端子的信号210可被施加至q1节点，施加至第一下拉tft120的栅极端子的信号220可被施加至qb1节点。施加至q1节点的信号210可被反相器反相以施加至第一下拉tft120的栅极端子。信号可按照与上述方式不同的方式被施加至第一上拉tft110的栅极端子和第一下拉tft120的栅极端子。

另一方面，第二上拉tft130和第一上拉tft110可同时导通。更具体地，图2(b)所示的信号210也可被施加至第二上拉tft130的栅极端子。当信号210被施加至第一上拉tft110和第二上拉tft130的栅极端子，同时信号220被施加至第一下拉tft120的栅极端子时，第一上拉tft110和第二上拉tft130导通，而第一下拉tft120截止，反之亦然。通过使第一上拉tft110和第二上拉tft130同时导通，能够避免像素导通的时间点之间的延迟。

例如，当第一上拉tft110和第二上拉tft130导通，而第一下拉tft120截止时，由选通驱动信号发生器160生成的选通驱动信号clk1、clk2、clk3和clk4可经由第一上拉tft110和第二上拉tft130被施加至第一选通线150。另外，当第一上拉tft110和第二上拉tft130截止，而第一下拉tft120导通时，低电平电压信号可经由第一下拉tft120被施加至第一选通线150。低电平电压信号可以是dc电压信号。

更具体地，当信号210被施加至第一上拉tft110和第二上拉tft130时，第一上拉tft110和第二上拉tft130在间隔230期间导通。当第一上拉tft110和第二上拉tft130导通时，选通驱动信号clk1、clk2、clk3和clk4中的一些经由第一上拉tft110第二上拉tft130被施加至第一选通线150。参照图2，选通驱动信号clk1、clk2、clk3和clk4当中的信号ckl1被施加至上拉tft。然后，信号220被施加至第一下拉tft120的栅极端子。当信号220被施加至第一下拉tft120的栅极端子时，第一下拉tft120导通，而第一上拉tft110和第二上拉tft130截止。当第一下拉tft120导通时，低电平电压信号被施加至第一选通线150。当第一上拉tft110和第二上拉tft130截止时，选通驱动信号clk1、clk2、clk3和clk4不再被施加至第一选通线150。结果，当图2(d)所示的信号330被施加至选通线时，信号330使图3所示的扫描晶体管scan_tr导通。

参照图3，当信号330被施加至第一选通线150时，扫描晶体管scan_tr导通。当扫描晶体管scan_tr导通时，数据电压信号被施加至数据线13。将数据电压信号施加至数据线13的元件可以是数据驱动器。施加至数据线13的数据电压信号经由扫描晶体管scan_tr被施加至电容器cst或者驱动晶体管dr_tr的栅极端子。当数据电压信号被施加至驱动晶体管dr_tr的栅极端子时，驱动晶体管dr_tr导通。当驱动晶体管dr_tr导通时，电流流过驱动晶体管dr_tr。流过驱动晶体管dr_tr的电流可使有机发光二极管(oled)导通。

以上述方式，根据本公开的示例性实施方式的选通驱动模块能够控制扫描晶体管scan_tr的导通和截止操作。另外，通过控制扫描晶体管scan_tr的导通和截止操作，能够控制有机发光二极管(oled)的导通和截止定时。

图4是示出根据本公开的另一示例性实施方式的选通驱动模块的示图。参照图4，根据本公开的另一示例性实施方式的选通驱动模块还可包括第三上拉tft510和qb3节点。

第三上拉tft510的一个端子可连接至选通驱动信号发生器160，并且第三上拉tft510的另一端子可连接至第二选通线的一端。第三上拉tft510和第一上拉tft110可为相同的类型或不同的类型。另外，第三上拉tft510可按照与上述第一上拉tft110和第二上拉tft130相同的方式来驱动。

qb3节点可经由第三反相器530连接至第三上拉tft510的栅极端子。另外，qb3节点可连接至qb2节点，该qb2节点经由第二反相器180连接至第二上拉tft130的栅极端子。qb3节点可具有与上述qb1节点相同的结构和功能。

将要注意的是，根据本公开的此示例性实施方式，qb3节点连接至qb2节点，使得qb3节点也可执行qb2节点的功能。由于qb3执行qb2节点的功能，所以qb2节点可被移除。另外，反相器530执行反相器180的功能，因此反相器180可被移除。根据本公开的另一示例性实施方式，选通驱动模块能够通过移除qb2节点和反相器180来减小边框的厚度。

在图4中，根据本公开的另一示例性实施方式的选通驱动模块还可包括第四上拉tft540和qb4节点。

第四上拉tft540的一个端子可连接至选通驱动信号发生器160，并且第四上拉tft540的另一端子可连接至第二选通线的另一端。第四上拉tft540可以是mosfet、bjt、igbt等，但是第四上拉tft540的类型在本文中不受具体限制。第三上拉tft510、第二下拉tft520和第四上拉tft540可为相同的类型或不同的类型。第三上拉tft510、第二下拉tft120和第四上拉tft540设置的位置可与图4所示的位置相同或不同。

另一方面，第四上拉tft540和第三上拉tft510可同时导通。更具体地，图2(b)所示的信号210也可被施加至第四上拉tft540的栅极端子。当信号210被施加至第三上拉tft510和第四上拉tft540的栅极端子，同时信号220被施加至第二下拉tft520的栅极端子时，第三上拉tft510和第四上拉tft540导通，而第二下拉tft520截止，反之亦然。通过使第三上拉tft510和第四上拉tft540同时导通，能够避免像素导通的时间点之间的延迟。

选通驱动模块还可包括反相器560，该反相器560具有连接至第四上拉tft540的栅极端子的一个端子，并且具有连接至qb4节点的另一端子。qb4节点可连接至qb1节点。qb4节点可具有与上述qb3节点相同的结构和功能。

由于qb4执行qb1节点的功能，所以qb1节点可被移除。另外，反相器560执行反相器140的功能，因此反相器140可被移除。

图5是示出根据本公开的示例性实施方式的面板内栅极的示图。参照图5，根据本公开的示例性实施方式的面板内栅极可包括第一上拉tft110、第一下拉tft120、第二上拉tft130和显示区域1100。图5所示的面板内栅极仅是本公开的示例性实施方式，并且元件不限于图5所示的元件。一些元件可根据需要被增加、修改或移除。

第一上拉tft110的一个端子可连接至选通驱动信号发生器160，并且第一上拉tft110的另一端子可连接至第一选通线150的一端。第一上拉tft110可以是mosfet、bjt、igbt等，但是第一上拉tft110的类型在本文中不受具体限制。选通驱动信号发生器160是生成选通驱动信号clk1、clk2、clk3和clk4的元件。选通驱动信号clk1、clk2、clk3和clk4表示施加于选通线以使扫描晶体管scan_tr导通的电压信号。例如，选通驱动信号clk1、clk2、clk3和clk4可以是但不限于时钟信号。

第一下拉tft120的一个端子可连接至第一选通线150的一端，第一下拉tft120的另一端子可连接至低电平电压端子170。低电平电压端子170是向第一下拉tft120的源极端子供应dc电压信号的元件。低电平电压端子170可以是(但不限于)dc电压源。第一下拉tft120可以是mosfet、bjt、igbt等，但是第一下拉tft120的类型在本文中不受具体限制。

第二上拉tft130的一个端子可连接至选通驱动信号发生器160，并且第二上拉tft130的另一端子可连接至第一选通线150的另一端。第二上拉tft130可以是mosfet、bjt、igbt等，但是第二上拉tft130的类型在本文中不受具体限制。第一上拉tft110、第一下拉tft120和第二上拉tft130可以是相同的类型或不同的类型。第一上拉tft110、第一下拉tft120和第二上拉tft130设置的位置可与图1中所示的位置相同或不同。

例如，当第一上拉tft110和第二上拉tft130导通时，第一下拉tft120可截止。当第一上拉tft110和第二上拉tft130截止时，第一下拉tft120可导通。参照图2(b)，信号210被施加至第一上拉tft110的栅极端子。当信号210被施加至第一上拉tft110的栅极端子时，第一上拉tft110在间隔230期间导通。

另一方面，参照图2(c)，信号220被施加至第一下拉tft120的栅极端子。当信号220被施加至第一下拉tft120的栅极端子时，第一下拉tft120在间隔230期间截止。图2(a)至图2(d)中所示的反相的信号被施加至第一上拉tft110和第一下拉tft120的栅极端子，使得tft反复地导通和截止。

例如，选通驱动模块还可包括第一反相器140，该第一反相器140具有连接至第一上拉tft110的栅极端子的一个端子以及连接至第一下拉tft120的栅极端子的另一端子。第一反相器140可使供应给q1节点的信号的相位反相以将它输出给qb1节点。例如，第一反相器140可将图2(b)所示的信号210改变为图2(c)所示的信号220以将它输出。当第一反相器140将图2(b)所示的信号210改变为图2(c)所示的信号220以将它输出时，第一上拉tft110和第一下拉tft120反复地导通和截止。

根据本公开的示例性实施方式，施加至第一上拉tft110的栅极端子的信号210可被施加至q1节点，施加至第一下拉tft120的栅极端子的信号220可被施加至qb1节点。施加至第一上拉tft110的栅极端子的信号210可被施加至q1节点并且被反相器反相以施加至第一下拉tft120的栅极端子。信号可按照与上述方式不同的方式被施加至第一上拉tft110的栅极端子和第一下拉tft120的栅极端子。

另一方面，第二上拉tft130和第一上拉tft110可同时导通。更具体地，图2(b)所示的信号210也可被施加至第二上拉tft130的栅极端子。当信号210被施加至第一上拉tft110和第二上拉tft130的栅极端子，同时信号220被施加至第一下拉tft120的栅极端子时，第一上拉tft110和第二上拉tft130导通，而第一下拉tft120截止，反之亦然。通过使第一上拉tft110和第二上拉tft130同时导通，能够避免像素导通的时间点之间的延迟。

例如，当第一上拉tft110和第二上拉tft130导通，而第一下拉tft120截止时，由选通驱动信号发生器160生成的选通驱动信号clk1、clk2、clk3和clk4可经由第一上拉tft110和第二上拉tft130被施加至第一选通线150。另外，当第一上拉tft110和第二上拉tft130截止，而第一下拉tft120导通时，低电平电压信号可经由第一下拉tft120被施加至第一选通线150。低电平电压信号可以是dc电压信号。

更具体地，当信号210被施加至第一上拉tft110和第二上拉tft130时，第一上拉tft110和第二上拉tft130在间隔230期间导通。当第一上拉tft110和第二上拉tft130导通时，选通驱动信号clk1、clk2、clk3和clk4中的一些经由第一上拉tft110第二上拉tft130被施加至第一选通线150。参照图2，选通驱动信号clk1、clk2、clk3和clk4当中的信号ckl1被施加至上拉tft。然后，信号220被施加至第一下拉tft120的栅极端子。当信号220被施加至第一下拉tft120的栅极端子时，第一下拉tft120导通，而第一上拉tft110和第二上拉tft130截止。当第一下拉tft120导通时，低电平电压信号被施加至第一选通线150。当第一上拉tft110和第二上拉tft130截止时，选通驱动信号clk1、clk2、clk3和clk4不再被施加至第一选通线150。结果，当图2(d)所示的信号330被施加至选通线时，信号330使图3所示的扫描晶体管scan_tr导通。

在显示区域1100中，可通过经由第一选通线150施加选通驱动信号clk1、clk2、clk3和clk4来执行扫描操作。显示区域1100可包括一个或更多个像素结构10。各个像素结构10可具有与图3所示的等效电路相同的配置。另外，白色、红色、绿色和蓝色有机发光二极管(oled)可按照顺序布置在显示区域1100中。具有相同颜色的有机发光二极管(oled)可按行布置。

将参照图3至图5描述驱动显示区域1100的方法。当信号被施加至第一选通线150时，扫描晶体管scan_tr导通。当扫描晶体管scan_tr导通时，数据电压信号被施加至数据线13。将数据电压信号施加至数据线13的元件可以是数据驱动器。施加至数据线13的数据电压信号经由扫描晶体管scan_tr被施加至电容器cst或者驱动晶体管dr_tr的栅极端子。当数据电压信号被施加至驱动晶体管dr_tr的栅极端子时，驱动晶体管dr_tr导通。当驱动晶体管dr_tr导通时，电流流过驱动晶体管dr_tr。流过驱动晶体管dr_tr的电流可使有机发光二极管(oled)导通。

以上述方式，根据本公开的示例性实施方式的面板内栅极可控制扫描晶体管scan_tr的导通和截止操作。另外，通过控制扫描晶体管scan_tr的导通和截止操作，能够控制有机发光二极管(oled)的导通和截止定时。

图6是示出根据本公开的另一示例性实施方式的面板内栅极的示图。参照图6，根据本公开的另一示例性实施方式的面板内栅极还可包括第三上拉tft510和qb3节点。

第三上拉tft510的一个端子可连接至选通驱动信号发生器160，并且第三上拉tft510的另一端子可连接至第二选通线的一端。第三上拉tft510和第一上拉tft110可为相同的类型或不同的类型。另外，第三上拉tft510可按照与上述第一上拉tft110和第二上拉tft130相同的方式来驱动。

qb3节点可经由第三反相器530连接至第三上拉tft510的栅极端子。另外，qb3节点可连接至qb2节点，该qb2节点经由第二反相器180连接至第二上拉tft130的栅极端子。qb3节点可具有与上述qb1节点相同的结构和功能。

将要注意的是，根据本公开的此示例性实施方式，qb3节点连接至qb2节点，使得qb3节点也可执行qb2节点的功能。由于qb3执行qb2节点的功能，所以qb2节点可被移除。另外，反相器530执行反相器180的功能，因此反相器180可被移除。根据本公开的另一示例性实施方式，面板内栅极能够通过移除qb2节点和反相器180来减小边框的厚度。

在图6中，根据本公开的另一示例性实施方式的选通驱动模块还可包括第四上拉tft540和qb4节点。

第四上拉tft540的一个端子可连接至选通驱动信号发生器160，并且第四上拉tft540的另一端子可连接至第二选通线的另一端。第四上拉tft540可以是mosfet、bjt、igbt等，但是第四上拉tft540的类型在本文中不受具体限制。第三上拉tft510、第二下拉tft520和第四上拉tft540可为相同的类型或不同的类型。第三上拉tft510、第二下拉tft120和第四上拉tft540设置的位置可与图6所示的位置相同或不同。

另一方面，第四上拉tft540和第三上拉tft510可同时导通。更具体地，图2(b)所示的信号210也可被施加至第四上拉tft540的栅极端子。当信号210被施加至第三上拉tft510和第四上拉tft540的栅极端子，同时信号220被施加至第二下拉tft520的栅极端子时，第三上拉tft510和第四上拉tft540导通，而第二下拉tft520截止，反之亦然。通过使第三上拉tft510和第四上拉tft540同时导通，能够避免像素导通的时间点之间的延迟。

选通驱动模块还可包括反相器560，该反相器560具有连接至第四上拉tft540的栅极端子的一个端子，并且具有连接至qb4节点的另一端子。qb4节点可连接至qb1节点。qb4节点可具有与上述qb3节点相同的结构和功能。

由于qb4执行qb1节点的功能，所以qb1节点可被移除。另外，反相器560执行反相器140的功能，因此反相器140可被移除。

根据本公开的另一示例性实施方式，驱动栅极的方法可包括：使第一上拉tft和第二上拉tft导通；经由第一上拉tft和第二上拉tft将选通驱动信号施加至第一选通线；使第一上拉tft和第二上拉tft截止；使第一下拉tft导通；以及经由第一下拉tft将低电平电压信号施加至第一选通线。

首先，根据本公开的此示例性实施方式的方法以使第一上拉tft和第二上拉tft导通开始。为了使第一上拉tft和第二上拉tft导通，图2(b)所示的信号可被施加至第一上拉tft和第二上拉tft的栅极端子。

随后，选通驱动信号可经由第一上拉tft和第二上拉tft被施加至第一选通线。选通驱动信号可以是但不限于如图2(a)所示的时钟信号。

随后，第一上拉tft和第二上拉tft截止，并且第一下拉tft导通。使第一上拉tft和第二上拉tft导通与使第一下拉tft截止可同时进行。使第一上拉tft和第二上拉tft导通与使第一下拉tft截止可同时进行。

当第一下拉tft导通时，低电平电压信号经由第一下拉tft被施加至第一选通线。低电平电压信号可以是但不限于如图2(c)所示的dc电压信号。经由第一下拉tft将低电平电压信号施加至第一选通线可在经由第一上拉tft和第二上拉tft将选通驱动信号施加至第一选通线之前进行。另外，经由第一下拉tft将低电平电压信号施加至第一选通线可在经由第一上拉tft和第二上拉tft将选通驱动信号施加至第一选通线之后进行。

更具体地，当信号210被施加至第一上拉tft110和第二上拉tft130时，第一上拉tft110和第二上拉tft130在间隔230期间导通。当第一上拉tft110和第二上拉tft130导通时，选通驱动信号clk1、clk2、clk3和clk4经由第一上拉tft110和第二上拉tft130被施加至第一选通线150。然后，信号220被施加至第一下拉tft120的栅极端子。当信号220被施加至第一下拉tft120的栅极端子时，第一下拉tft120导通，而第一上拉tft110和第二上拉tft130截止。当第一下拉tft120导通时，低电平电压信号被施加至第一选通线150。当第一上拉tft110和第二上拉tft130截止时，选通驱动信号clk1、clk2、clk3和clk4不再被施加至第一选通线150。结果，当图2(d)所示的信号330被施加至选通线时，信号330使图3所示的扫描晶体管scan_tr导通。

参照图3，当信号330被施加至第一选通线150时，扫描晶体管scan_tr导通。当扫描晶体管scan_tr导通时，数据电压信号被施加至数据线13。将数据电压信号施加至数据线13的元件可以是数据驱动器。施加至数据线13的数据电压信号经由扫描晶体管scan_tr被施加至电容器cst或者驱动晶体管dr_tr的栅极端子。当数据电压信号被施加至驱动晶体管dr_tr的栅极端子时，驱动晶体管dr_tr导通。当驱动晶体管dr_tr导通时，电流流过驱动晶体管dr_tr。流过驱动晶体管dr_tr的电流可使有机发光二极管(oled)导通。

以上述方式，根据本公开的示例性实施方式的方法能够控制扫描晶体管scan_tr的导通和截止操作。另外，通过控制扫描晶体管scan_tr的导通和截止操作，能够控制有机发光二极管(oled)的导通和截止定时。

根据本公开的示例性实施方式，能够通过共享下拉tft来减少tft的数量。例如，通过减小边框的厚度以使观看者具有更沉浸的视觉体验，能够有用地利用根据本公开的示例性实施方式的选通驱动模块和面板内栅极。即，具有更薄的边框的显示装置提供更多的画面实际使用面积，从而当观看者观看电影或戏剧时使得观看者能够沉浸于显示在画面中的内容。

另外，根据本公开的示例性实施方式，能够通过减小边框的厚度来减小面板相对于屏幕大小的总体积。例如，通过减小面板的总体积以减小不必要的空间，能够有用地利用根据本公开的示例性实施方式的选通驱动模块和面板内栅极。

另外，根据本公开的示例性实施方式，能够通过共享qb节点来减少qb节点的数量。例如，通过将qb节点连接至另一qb节点以减少qb节点的数量，能够有用地利用根据本公开的示例性实施方式的选通驱动模块和面板内栅极。通过共享qb节点，连接至qb节点的反相器也能够被共享，使得能够减小边框的厚度。

另外，根据本公开的示例性实施方式，能够控制扫描晶体管的导通和截止操作。例如，通过控制上拉tft和下拉tft的导通和截止操作以控制施加于选通线的电压信号，能够有用地利用根据本公开的示例性实施方式的选通驱动模块和面板内栅极。

另外，通过控制扫描晶体管的导通和截止操作，能够控制有机发光二极管(oled)的导通和截止定时。例如，通过使有机发光二极管按照任意顺序导通或截止，能够有用地利用根据本公开的示例性实施方式的选通驱动模块和面板内栅极。

另外，根据本公开的示例性实施方式，能够减小施加于显示区域的电压信号之间的延迟。例如，当施加于显示区域的电压信号不均匀以使得使有机发光二极管导通和截止的定时变得不规律时，能够有用地利用根据本公开的示例性实施方式的选通驱动模块和面板内栅极。在不脱离本公开的范围和精神的情况下，上述本公开可由本发明所属领域的技术人员不同地替换、更改和修改。因此，本公开不限于上述示例性实施方式和附图。