阵列基板及其制造方法
【技术领域】
[0001] 本发明涉及显示技术领域，具体的说，涉及一种阵列基板及其制造方法。
【背景技术】
[0002] 随着显示技术的发展，液晶显示器已经成为最为常见的显示装置。
[0003] 平面转换（In-Plane Switching，简称IPS)技术及边缘场开关（Fringe Field Switching，简称FFS)技术中，第一像素电极和第二像素电极均设置在阵列基板上，从而能 够以水平方向的电场驱动液晶，因此具有宽视角，高亮度，高对比度，快速响应等优点。
[0004] 现有的IPS型、FFS型液晶显示器的阵列基板，需要依次利用掩膜版构图工艺形成 栅极金属层、有源层、源漏极金属层、第一透明电极层、过孔图案、第二透明电极层，共需要 进行六次掩膜版构图工艺，因此存在制造过程过于复杂的技术问题。
【发明内容】
[0005] 本发明的目的在于提供一种阵列基板及其制造方法，以解决现有的阵列基板的制 造过程过于复杂的技术问题。
[0006] 本发明提供一种阵列基板的制造方法，包括：
[0007] 在衬底基板上形成扫描线、公共电极线、薄膜晶体管的栅极和第一像素电极；
[0008] 覆盖一层栅极绝缘层；
[0009] 在所述栅极绝缘层上形成氧化物半导体图形、数据线和薄膜晶体管的源极，其中， 所述氧化物半导体图形包括薄膜晶体管的有源层和第二像素电极图形；
[0010] 覆盖一层钝化层；
[0011] 对所述钝化层进行蚀刻，露出所述氧化物半导体图形中的第二像素电极图形；
[0012] 对所述氧化物半导体图形中的第二像素电极图形进行等离子体处理，形成第二像 素电极。
[0013] 进一步的是，对所述氧化物半导体图形中的第二像素电极图形进行等离子体处 理，具体为：
[0014] 利用SF6、N2、Ar或He，对所述氧化物半导体图形中的第二像素电极图形进行等离 子体处理。
[0015] 优选的是，在衬底基板上形成扫描线、公共电极线、薄膜晶体管的栅极和第一像素 电极，具体为：
[0016] 在衬底基板上依次形成透明电极层和第一金属层；
[0017] 在所述第一金属层上覆盖光刻胶，并利用半色调掩膜版、灰色调掩模版或单狭缝 掩膜版进行曝光、显影；
[0018] 对所述第一金属层和所述透明电极层进行蚀刻，形成扫描线、公共电极线和薄膜 晶体管的栅极；
[0019] 对光刻胶进行灰化；
[0020] 对所述第一金属层进行蚀刻，形成第一像素电极；
[0021] 剥离剩余的光刻胶。
[0022] 优选的是，在所述栅极绝缘层上形成氧化物半导体图形、数据线和薄膜晶体管的 源极，具体为：
[0023] 在栅极绝缘层上依次形成氧化物半导体层和第二金属层；
[0024] 在所述第二金属层上覆盖光刻胶，并利用半色调掩膜版、灰色调掩模版或单狭缝 掩膜版进行曝光、显影；
[0025] 对所述第二金属层和所述氧化物半导体层进行蚀刻，形成数据线和薄膜晶体管的 源极；
[0026] 对光刻胶进行灰化；
[0027] 对所述第二金属层进行蚀刻，形成氧化物半导体图形；
[0028] 剥离剩余的光刻胶。
[0029] 优选的是，对所述钝化层进行蚀刻，露出所述氧化物半导体图形中的第二像素电 极图形，具体为：
[0030] 在所述钝化层上覆盖光刻胶，并利用掩膜版进行曝光、显影；
[0031] 对所述钝化层进行蚀刻，露出所述氧化物半导体图形中的第二像素电极图形；
[0032] 剥离剩余的光刻胶。
[0033] 进一步的是，对所述钝化层进行蚀刻，具体为：
[0034] 利用六氟化硫，对所述钝化层进行蚀刻。
[0035] 本发明还提供一种阵列基板，包括形成于衬底基板上的多个子像素单元，每个所 述子像素单元中包括薄膜晶体管和第二像素电极；
[0036] 所述薄膜晶体管的有源层和所述第二像素电极位于同一图层；
[0037] 所述有源层的材料为氧化物半导体，所述第二像素电极的材料为经等离子体处理 的氧化物半导体。
[0038] 进一步的是，所述薄膜晶体管的栅极形成于所述衬底基板上，所述有源层位于所 述栅极上方，且所述有源层与所述栅极之间形成有栅极绝缘层；
[0039] 所述薄膜晶体管的源极形成于所述有源层上。
[0040] 进一步的是，该阵列基板还包括公共电极线、扫描线和数据线；
[0041] 所述公共电极线和所述扫描线均与所述栅极位于同一图层；
[0042] 所述数据线与所述源极位于同一图层。
[0043] 进一步的是，该阵列基板还包括形成于所述衬底基板上的第一像素电极。
[0044] 本发明带来了以下有益效果：本发明提供的阵列基板中，有源层和第二像素电极 位于同一图层，并且第二像素电极的材料是经等离子体处理的氧化物半导体，而有源层的 材料是氧化物半导体。在阵列基板的制造过程中，可以在同一次掩膜版构图工艺中形成包 括有源层和第二像素电极图形的氧化物半导体图形。再对该第二像素电极图形进行等离子 体处理，以提高氧化物半导体的电导率，使其电导率达到像素电极的要求，即可形成第二像 素电极。因此，本发明提供的技术方案能够减少掩膜版构图工艺的次数，从而解决了现有的 阵列基板的制造过程过于复杂的技术问题，并且能够提高生产效率，降低生产成本。
[0045] 本发明的其它特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变 得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利 要求书以及附图中所特别指出的结构来实现和获得。
【附图说明】
[0046] 为了更清楚的说明本发明实施例中的技术方案，下面将对实施例描述中所需要的 附图做简单的介绍：
[0047] 图1是本发明实施例提供的阵列基板的示意图；
[0048] 图2a是发明实施例提供的阵列基板的制造过程中形成透明电极层和第一金属层 的不意图；
[0049] 图2b是发明实施例提供的阵列基板的制造过程中形成扫描线、公共电极线、栅极 和第一像素电极的示意图；
[0050] 图2c是发明实施例提供的阵列基板的制造过程中形成栅极绝缘层的示意图；
[0051] 图2d是发明实施例提供的阵列基板的制造过程中形成氧化物半导体层和第二金 属层的不意图；
[0052] 图2e是发明实施例提供的阵列基板的制造过程中形成氧化物半导体图形、数据 线和源极的示意图；
[0053] 图2f是发明实施例提供的阵列基板的制造过程中形成钝化层的示意图；
[0054] 图2g是发明实施例提供的阵列基板的制造过程中形成钝化层和第二像素电极的 图形的示意图。
【具体实施方式】
[0055] 以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用 技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明 的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合， 所形成的技术方案均在本发明的保护范围之内。
[0056] 本发明实施例提供一种阵列基板，可应用于IPS型或FFS型液晶显示器中。该阵 列基板包括形成于衬底基板上的多个子像素单元，每个子像素单元中包括薄膜晶体管、第 一像素电极和第二像素电极。该阵列基板还包括与每行子像素单元对应的公共电极线和扫 描线，以及与每列子像素单元对应的数据线。
[0057] 如图1所示，第一像素电极101直接形成于衬底基板100上，是由透明电极层经过 蚀刻形成的。
[0058] 公共电极线102、扫描线（图中未示出）和薄膜晶体管的栅极103位于同一图层， 都是由第一金属层经过蚀刻形成的，而第一金属层形成于透明电极层上。也可以认为，公共 电极线102、扫描线和栅极103是由透明电极层和第一金属层的双层结构经过蚀刻形成的， 并且也是形成于衬底基板100上的。
[0059] 薄膜晶体管的有源层105位于栅极103上方，且有源层105与栅极103之间形成有 栅极绝缘层104。此外，第一像素电极101、公共电极线102、扫描线也都被栅极绝缘层104 所覆盖。
[0060] 本实施例中，有源层105和第二像素电极106位于同一图层。其中，有源层105的 材料为氧化物半导体，第二像素电极106的材料为经等离子体处理的氧化物半导体。
[0061] 薄膜晶体管的源极107形成于有源层105上，数据线（图中未示出）与源极107位 于同一图层，均是由第二金属层经过蚀刻形成的。此外，数据线、源极107和有源层105上 还覆盖有钝化层108。
[0062] 本发明实施例提供的阵列基板中，有源层105和第二像素电极106位于同一图层， 并且第二像素电极106的材料是经等离子体处理的氧化物半导体，而有源层105的材料是 氧化物半导体。在阵列基板的制造过程中，可以在同一次掩膜版构图工艺中形成包括有源 层105和第二像素电极图形的氧化物半导体图形。再对该第二像素电极图形进行等离子体 处理，以提高氧化物半导体的电导率，使其电导率达到像素电极的要求，即可形成第二像素 电极106。因此，在阵列基板的制造过程中，能够减少掩膜版构图工艺的次数，从而解决了现 有的阵列基板的制造过程过于复杂的技术问题，并且能够提高生产效率，降低生产成本。
[0063] 另外，本实施例中，有源层105和第二像素电极106直接连接，所以有源层105中 与第二像素电极106直接相连，使数据线的信号直接写入第二像素电极106上，因此不需要 使用金属材料形成漏极。因此，本发明实施例提供的阵列基板还提高了子像素单元的开口 率。
[0064] 本发明实施例还相应的提供了上述阵列基板的制造方法，包括以下步骤：
[0065] Sl :在衬底基板上形成第一像素电极、扫描线、公共电极线和薄膜晶体管的栅极。
[0066] 扫描线、公共电极线、栅极和第一像素电极在一次掩膜版构图工艺中形成，具体 为：
[0067] Sll :如图2a所示，在衬底基板100上依次形成透明电极层110和第一金属层120。
[0068] 透明电极层110可采用氧化铟锡（ITO)、氧化铟锌（IZO)、氧化铝锌（AZO)等材料， 厚度可以在100至10001之