极电性连接对应于第η行像素单元5设置的行控制分线40。
[0038]本发明的像素驱动电路在正向扫描驱动和反向扫描驱动时均能够实现色偏补偿的功能。
[0039]具体地，当栅极扫描信号自上而下逐行提供时，进行正向扫描驱动，所述第一控制总线10提供高电位，第二控制总线20提供低电位，所述正向控制薄膜晶体管Τ5打开。当正向扫描到第η行像素单元5时，第η条栅极扫描线G(n)传递高电位信号，第η行像素单元5的所有第一薄膜晶体管Τ1与第二薄膜晶体管Τ2均打开，第三薄膜晶体管Τ3关闭，第η行第m列像素单元5内的主区像素电极51与次区像素电极52被充电至相同的电压；当正向扫描到第n+1行像素单元5时，第n+1条栅极扫描线G (n+1)传递高电位信号，第n+1行像素单元5的所有第一薄膜晶体管T1与第二薄膜晶体管T2均打开对主区像素电极51与次区像素电极52充电的同时，对应于第η行像素单元5设置的正向控制薄膜晶体管Τ5连通第n+1条栅极扫描线G (n+1)与对应于第η行像素单元5设置的行控制分线40，使得对应于第η行像素单元5设置的行控制分线40传递高电位信号，第η行像素单元5的所有第三薄膜晶体管Τ3打开，第η行第m列像素单元5内的电荷共享电容C1拉低次区像素电极52的电压，使得次区像素电极52的电压小于主区像素电极51的电压，从而补偿因面板视角不同而产生的色偏。
[0040]当栅极扫描信号自下而上逐行提供时，进行反向扫描驱动，所述第一控制总线10提供低电位，第二控制总线20提供高电位，所述反向控制薄膜晶体管T6打开。当反向扫描到第η行像素单元5时，第η条栅极扫描线G (η)传递高电位信号，第η行像素单元5的所有第一薄膜晶体管Τ1与第二薄膜晶体管Τ2均打开，第三薄膜晶体管Τ3关闭，第η行第m列像素单元5内的主区像素电极51与次区像素电极52被充电至相同的电压；当反向扫描到第n-Ι行像素单元5时，第n-Ι条栅极扫描线G(n_l)传递高电位信号，第n_l行像素单元5的所有第一薄膜晶体管T1与第二薄膜晶体管T2均打开对主区像素电极51与次区像素电极52充电的同时，对应于第η行像素单元5设置的反向控制薄膜晶体管Τ6连通第η_1条栅极扫描线G (n-Ι)与对应于第η行像素单元5设置的行控制分线40，使得对应于第η行像素单元5设置的行控制分线40传递高电位信号，第η行像素单元5的所有第三薄膜晶体管Τ3打开，第η行第m列像素单元5内的电荷共享电容C1拉低次区像素电极52的电压，使得次区像素电极52的电压小于主区像素电极51的电压，从而补偿因面板视角不同而产生的色偏。
[0041]进一步地，所述主区像素电极51与次区像素电极52均为“米”字型结构。请参阅图1，“米”字型结构的主区像素电极51与次区像素电极52均包含条状的竖直主干100和条状的水平主干200，且竖直主干100和水平主干200中心垂直相交，所谓中心垂直相交是指竖直主干100和水平主干200相互垂直，且二者将整个像素电极面积平均分成4个区域。每个像素电极区域都由与竖直主干100或水平主干200呈±45°、土135°角度的条状分支300平铺组成，各条状分支300与竖直主干100和水平主干200位于同一平面上，形成图1所示的上下和左右均镜像对称的“米”字型的像素电极结构。
[0042]所述主区像素电极51与次区像素电极52材料均为氧化铟锡(Indium Tin Oxide，I TO)薄膜。
[0043]本发明还提供一种阵列基板，其具有上述如图3所示的像素驱动电路，从而在正向扫描驱动和反向扫描驱动时均能够实现色偏补偿的功能，提升液晶面板的显示品质，此处不再对像素驱动电路进行重复性描述。
[0044]请参阅图4，本发明又提供一种液晶面板，包括相对设置的阵列基板1、彩色滤光片基板2、及配置于阵列基板1与彩色滤光片基板2之间的PSVA液晶层3。所述PSVA液晶层3包括聚合物层31及分散于所述聚合物层31内的液晶32，由所述聚合物层31对液晶32进行稳定配向，而不需要在阵列基板1与彩色滤光片基板2的相对内侧表面上设置传统的配向膜。所述阵列基板1具有上述如图3所示的像素驱动电路，从而在正向扫描驱动和反向扫描驱动时均能够实现色偏补偿的功能，使得液晶面板具有良好的显示品质，此处不再对像素驱动电路进行重复性描述。
[0045]综上所述，本发明的像素驱动电路、阵列基板及液晶面板，设置第一控制总线与第二控制总线、对应各行像素单元分别设置行控制分线、对应各行像素单元分别设置正向控制薄膜晶体管与反向控制薄膜晶体管，对于第n行第m列像素单元，设置第三薄膜晶体管的栅极电性连接对应于第η行像素单元设置的行控制分线、源极电性连接次区像素电极、漏极电性连接电荷共享电容的一端；当正向扫描时，所述第一控制总线提供高电位，第二控制总线提供低电位，正向控制薄膜晶体管打开，第η行第m列像素单元内的主区像素电极与次区像素电极先被充电至相同的电压后，接着进行第n+1行像素单元的扫描，对应于第η行像素单元设置的正向控制薄膜晶体管连通第n+1条栅极扫描线与对应于第η行像素单元设置的行控制分线，使得对应于第η行像素单元设置的行控制分线传递高电位信号，第η行像素单元的所有第三薄膜晶体管打开，第η行第m列像素单元内的电荷共享电容拉低次区像素电极的电压，使得次区像素电极的电压小于主区像素电极的电压；当反向扫描时，所述第一控制总线提供低电位，第二控制总线提供高电位，反向控制薄膜晶体管打开，第η行第m列像素单元内的主区像素电极与次区像素电极先被充电至相同的电压后，接着进行第n-Ι行像素单元的扫描，对应于第η行像素单元设置的反向控制薄膜晶体管连通第n-Ι条栅极扫描线与对应于第η行像素单元设置的行控制分线，使得对应于第η行像素单元设置的行控制分线传递高电位信号，第η行像素单元的所有第三薄膜晶体管打开，第η行第m列像素单元内的电荷共享电容拉低次区像素电极的电压，使得次区像素电极的电压小于主区像素电极的电压；实现了在正向扫描驱动和反向扫描驱动时均能够进行色偏补偿，提升液晶面板的显不品质。
[0046]以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
【主权项】
1.一种像素驱动电路，其特征在于，包括呈阵列式排布的多个像素单元(5)、自上而下对应第η行像素单元(5)设置的沿水平方向延伸的第η条栅极扫描线(G(n))、自左至右对应第m列像素单元(5)设置的沿竖直方向延伸的第m条数据线(D(m))、一条沿竖直方向延伸的第一控制总线(10)、一条沿竖直方向延伸的第二控制总线(20)、对应各行像素单元(5)分别设置的沿水平方向延伸的行控制分线(40)、对应各行像素单元(5)分别设置的正向控制薄膜晶体管(T5)、以及对应各行像素单元(5)分别设置的反向控制薄膜晶体管(T6)，η与m均为正整数； 每一像素单元(5)均包括第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、第三薄膜晶体管(T3)、主区像素电极(51)、次区像素电极(52)、及电荷共享电容(C1);对于第n行第m列像素单元(5)，所述第一薄膜晶体管(T1)的栅极电性连接第η条栅极扫描线(G(n))、源极电性连接第m条数据线(D(m))、漏极电性连接主区像素电极(51)，所述第二薄膜晶体管(T2)的栅极电性连接第η条栅极扫描线(G(η))、源极电性连接第m条数据线(D(m))、漏极电性连接次区像素电极(52)，所述第三薄膜晶体管(T3)的栅极电性连接对应于第η行像素单元(5)设置的行控制分线(40)、源极电性连接次区像素电极(52)、漏极电性连接电荷共享电容(C1)的一端，电荷共享电容(C1)的另一端接入公共电压； 对于第η行像素单元(5)，所述正向控制薄膜晶体管(Τ5)的栅极电性连接第一控制总线(10)、源极电性连接对应于下一行像素单元(5)的第η+1条栅极扫描线(G(n+1))，漏极电性连接对应于第η行像素单元(5)设置的行控制分线(40)，所述反向控制薄膜晶体管(Τ6)的栅极电性连接第二控制总线(20)、源极电性连接对应于上一行像素单元(5)的第η-l条栅极扫描线(G(n-l))，漏极电性连接对应于第η行像素单元(5)设置的行控制分线(40); 正向扫描时，所述第一控制总线(10)提供高电位，第二控制总线(20)提供低电位；反向扫描时，所述第一控制总线(10)提供低电位，第二控制总线(20)提供高电位。2.如权利要求1所述的像素驱动电路，其特征在于，正向扫描时，所述正向控制薄膜晶体管(Τ5)打开；当正向扫描到第η行像素单元(5)时，第η条栅极扫描线(G(n))传递高电