半导体光元件的制造方法

专利名称：半导体光元件的制造方法
技术领域：
本发明涉及GaN系的半导体光元件的制造方法，特别涉及在波导的 解理面具有窗区域的GaN系的半导体光元件的制造方法。
背景技术：
近年来，为了光盘的高密度化，正在广泛地进行可从蓝色区域到紫 外线区域发光的半导体激光器的研究开发。使用AlGalnN等氮化物系III -V族化合物半导体的GaN系半导体激光器已经被实用化。这样的蓝紫色激光二极管(下面将激光二极管记为LD)通过在GaN 衬底上结晶生长化合物半导体而形成。代表性的化合物半导体有III族元素和V族元素结合后的III - V族 化合物半导体，多个III族原子或V族原子结合，从而得到具有各种组 成比的混合晶体化合物半导体。作为在蓝紫色LD中使用的GaN系化合 物半导体，例如有GaN、 GaPN、 GaNAs、 InGaN、 AlGaN。在用作光盘之一的下一代DVD装置的光源的GaN系LD中，为了 使写入速度高速化，GaN系LD的高输出化是重要的。 一般地，防碍 LD的高输出化的主要原因之一，有光学损伤(下面称为COD。 COD: Catastrophic Optical Damage )。并且，该COD对LD的可靠性有4艮大的 影响。为了抑制C O D,在端面附近减少光的吸收和不使端面附近的温度上 升是有效的。LD的端面成为解理面，与LD的内部不同，存在大量与键合无关的 连接键，即，悬空键(Dangling bond)。由此，在LD的端面形成俘获 载流子的表面能级，基于此，多发生对发光没有贡献的载流子(电子、 空穴)的结合，即，非发光复合。在LD端面附近注入的载流子由于该 非发光复合而消失，所以，与在LD波导长度方向的中央附近相比，注 入载流子密度有效地减少。其结果是，LD端面附近成为光的吸收区域。 所吸收的光转换为热能，所以，LD端面附近的温度上升。若温度上升， 则带隙缩小，更容易引起吸引。温度上升和光吸收的正反馈相关时，端面附近的温度超过材料的熔点，端面熔融并产生COD。为了防止这种情 况，需要在端面附近形成窗结构，使带隙扩大，抑制由带隙缩小引起的 光吸收。为了抑制COD,如上所述，减小由光吸收导致的热产生，另一方面， 使放热良好从而抑制温度的上升。在使用GaAs系材料、AlGaAs系材料、InP系材料或AlGalnP系材 料的现有LD中，在LD端面形成窗结构。该窗结构成为如下的结构 使端面附近的活性层无序化，使该部分的活性层的带隙扩大。形成这样 的窗结构，由此，不会引起由带隙的缩小导致的光吸收。现有的半导体激光器元件的窗结构有如下的公知的例子。公开有如下的半导体激光器装置(例如，参考专利文献l,段落序 号
~
以及图1 ):在n-GaAs衬底上形成具有n-Al0.6Ga0.4As 下部覆盖层、未掺杂的GaAs活性层以及p-Alo.6GaQ.4As上部覆盖层的活 性层区域，在形成电极之后，利用解理，形成法布里珀罗型共振器，之 后，在光出射端面形成膜厚为2500A的Si02膜，在氢气氛中利用快速 热退火(下面，称为RTA: Rapid Thermal Annealing)实施950。C、 30 秒的热处理，使活性层无序化，由此，使能隙变大，作成窗区域。在另 一个公知的例子中，公开了如下的半导体激光器元件的制造方 法。即，在n型GaAs衬底上形成包括n型AlGaAs覆盖层、GaAs量子 阱层的活性区域以及包括p型AlGaAs覆盖层的叠层结构。利用刻蚀， 形成包括活性区域的台面，并且，以n型GaAs层埋入刻蚀后的区域， 由此，形成波导。接下来，在条紋方向以500nm左右的长度进行解理， 形成共振器。在该半导体激光器元件的两端面形成二氧化硅膜，利用 85(TC下30分钟的加热，端面附近的量子阱活性区域由于Si的扩散而无 序化，与未来被无序化的中央的活性区域相比，具有有效地扩大的带隙 的窗口结构(例如，参考专利文献2，段落序号
、图1以及图2)。在另 一个公知的例子中，公开了如下的半导体激光器元件的制造方 法。即，在n-GaAs晶片上形成多个半导体激光器装置。并且，沿着晶 面解理晶片，由此，形成由配置成一列的半导体激光器装置构成的激光 棒。由此，形成共振器端面。之后，在该共振器前端面形成由Si02膜 以及SiN膜构成的反射膜。之后，使用RTA装置对激光棒的反射膜进 行灯加热退火或激光退火，由此，过剩地包含在Si02膜中的Si扩散到半导体激光器装置的前端面附近。由此，在MQW活性层的前端面附近， 进行由Si导致的混晶化，从而MQW活性层的带隙扩大，光吸收减少(例 如，参考专利文献3，段落序号
~
、图1~图5)。并且，公开了如下的公知技术，即，不使用杂质而使用缺陷的扩散， 由此，进行GaAs-AlGaAs结构中选择性的量子阱层的混晶化(例如，非 专利文献1 )。专利文献1 特开平6 - 13703号公报专利文献2 特开平6 - 104522号公报专利文献3 特开平9 - 92927号公报非专利文献1 Boon Siew Ooi et al.,"Selective Quantum-Well Intermixing in GaAs-AlGaAs Structures Using Impurity-Free Vacancy Diffusion," IEEE JOURNAL OF QUANTUM ELECTRONICS, VOL.33, NO.10,pp.l784-1793,1997GaAs、 InP以及AlGalnP的热导率分别是0.55W/cm*K、 0.68W/cm'K 以及0.67W/cm.K,热导率比较低。与GaAs系材料、InP系材料或AlGalnP 系材料相比，对于作为形成蓝紫色LD的材料例如GaN系材料来说，热 导率较高。例如，GaN的热导率是2W/cm.K。由此，蓝紫色LD与使用 GaAs系材料、InP系材料或AlGalnP系材料的LD相比，更难以引起COD, 在蓝紫色LD中，未形成窗结构。在蓝紫色LD的情况下，共振器端面利用解理技术来形成，所以， 与红色LD等相同地，存在表面能级。以DVD装置的记录用LD为首， 也期望蓝紫色LD为高输出化。在蓝紫色LD中，进行高输出化时，也 不能忽略COD。因此，为了实现蓝紫色LD的高输出化，在蓝紫色LD 中也必须引入窗结构。但是，在使用GaAs系材料的LD (振荡波长是780nm的LD )或使 用AlGalnP系材料的LD (振荡波长是660nm的LD )中，将为了形成窗 结构而使用的Zn或Si等杂质使用于采用GaN系材料的LD (振荡波长 是405nm的LD)的情况下，存在光的吸收变大，不能够形成有效的窗 结构的问题。发明内容本发明是为了解决上述问题而进行的，第一目的是提供一种利用简单的步骤制造在GaN系材料的LD中具有光吸收较少的窗结构的LD的 制造方法。本发明的半导体光元件的制造方法包括如下步骤，对包括半导体层 叠结构的半导体晶片进行解理，使半导体层叠结构的解理面露出，该半 导体层叠结构为如下结构在GaN系的半导体衬底上，依次层叠分别由 GaN系材料形成的第一导电型的第一半导体层、包含量子阱结构的活性 层、以及第二导电型的第二半导体层；在露出的解理面上形成电介质膜， 利用基于预定的热处理的Ga空位扩散，使活性层的量子阱结构无序化。在本发明的半导体光元件的制造方法中，Ga由于热处理而扩散到 电介质膜中，由此，在GaN系材料的半导体叠层结构中形成Ga空位， 进一步地进行扩散，使活性层的量子阱结构无序化。因此，活性层与杂 质无关地被无序化，所以，能够形成光吸收较少的窗结构。因此，能够 利用简单的步骤制造在使用GaN系材料的半导体光元件中也具有有效 地抑制COD的窗结构的半导体光元件。


图1是本发明的一个实施方式的LD的截面图。 图2是图1的II-II截面的LD的截面图。图3是示出本发明的LD的制造方法的各制造步骤的LD的截面图。 图4是示出本发明的LD的制造方法的各制造步骤的LD的一部分 截面图。图5是示出本发明的LD的制造方法的各制造步骤的LD的一部分 截面图。图6是示出本发明的LD的制造方法的各制造步骤的LD的一部分图7是示出本发明的LD的制造方法的各制造步骤的LD的一部分 截面图。图8是示出本发明的LD的制造方法的各制造步骤的LD的一部分图9是示出本发明的LD的制造方法的各制造步骤的LD的一部分 截面图。图IO是示出本发明的LD的制造方法的各制造步骤的LD的一部分截面图。
图11是示出本发明的LD的制造方法的各制造步骤的LD的一部分
图12是示出本发明的LD的制造方法的各制造步骤的LD的一部分 截面图。
图13是示出本发明的LD的制造方法的各制造步骤的LD的一部分 截面图。
图14是示出本发明的LD的制造方法的各制造步骤的LD的一部分 截面图。
图15是示出本发明的LD的制造方法的各制造步骤的LD的一部分 截面图。
图18是示出本发明的LD的制造方法的 一 个制造步骤的LD的截面图。
具体实施例方式
在下面的实施方式中，作为半导体光元件，例如，以脊形波导型的 蓝紫色LD为例进行说明，但是，不限于脊形波导型的蓝紫色LD,应用 于所有蓝紫色LD,也起到相同的效果。
实施方式1
图1是本发明的一个实施方式的LD的截面图。并且，在各图中相 同的符号表示相同的或相当的部分。图1是与LD波导的长度方向正交 的方向上的截面的截面图。
在图l中，该LD10是波导脊型的蓝紫色LD,在作为n型GaN衬 底12 (下面将"n型，，记为"n-"，将"p型，，记为"p-"，特别是在没有掺杂杂 质的未掺杂情况下记为"i-")的一个主表面的Ga表面上，形成由n-GaN 形成的緩冲层14、和在该緩沖层14上由n-AlGaN形成的例如第一n-覆 盖层16、第二n-覆盖层18以及第三n-覆盖层20。
在该第三n-覆盖层20上依次层叠由n-GaN形成的n侧光引导层22 、 由InGaN形成的n侧SCH ( Separate Confinement Heterostmcture:分别限制异质结构)层24以及活性层26。在该活性层26上依次层叠由InGaN形成的p侧SCH层28、由 p-AlGaN形成的电子势垒层30、由p-GaN形成的p侧光引导层32、由 p-AlGaN形成的p-覆盖层34以及由p-GaN形成的接触层36。此外，在该实施方式中，第一半导体层例如由緩沖层14、第一 n-覆盖层16、第二n-覆盖层18、第三n-覆盖层20、 n侧光引导层22、 n 侧SCH层24构成，第二半导体层例如由p侧SCH层28、电子势垒层 30、 p侧光引导层32、 p-覆盖层34和接触层36构成。第二半导体层根 据情况也可以是p-覆盖层34 —层。在接触层36以及p-覆盖层34上形成作为凹部的沟道38,由此，接 触层36以及与接触层36接触的一侧的p-覆盖层34的一部分形成波导 脊40。波导脊40配置在成为LD10的共振器端面的解理端面的宽度方向的 中央部分，在成为共振器端面的两个端面之间延伸。对于该波导脊40 来说，其长度方向的尺寸即共振器长是lOOO(im,与该长度方向正交的 方向的脊宽度是lHm 几十例如，在本实施方式中是1.5|nm。此外，沟道的宽度在本实施方式中是10pm。隔着沟道38在波导脊 40的两外侧所形成的台状部例如是电极焊盘基台42。此外，波导脊40的深度即离沟道38的底面的高度例如是0.5jim。包含波导脊40的侧壁以及电极焊盘基台42的侧壁的沟道38的两 侧面以及底面由作为第一绝缘膜的第一氧化硅膜44覆盖。覆盖沟道38 的两侧面的第一氧化硅膜44的上端从接触层36的上表面稍微突出。该 第一氧化硅膜44例如由膜厚为200nm的SK)2膜形成。此外，该第一氧 化硅膜44没有形成在接触层36的上表面，第一氧化硅膜44所具有的 开口部44a使接触层36的上表面整体露出。在接触层36的上表面，配置与接触层36接触且电连接的p侧电极 46。由真空蒸镀法依次层叠铂(Pt)以及Au，由此，形成p侧电极46。 该p侧电极46与接触层36的上表面紧密接触，从其上表面进一步以夹 持第 一氧化硅膜44的上端的方式覆盖，经过波导脊40的侧壁上的第一 氧化珪膜44延伸到沟道38底部的第一氧化硅膜44的一部分上。此外，在电极焊盘基台42的上表面之上、以及沟道38内的电极焊 盘基台42的侧面上的第一氧化硅膜44和沟道38底部的第一氧化硅膜44的一部分表面上，例如配置由Si02形成的第二氧化硅膜48。在p侧电极46的表面上，与p侧电极46贴紧地配置焊盘电极50。该焊盘电极50配置在两侧的沟道38内部的p侧电极46、第一氧化硅膜44和第二氧化硅膜48上，并且，延伸到配置在电极焊盘基台42上表面的第二氧化硅膜48上。并且，在n-GaN衬底12的背面配置通过由真空蒸镀法依次层叠Ti以及Au膜而形成的n侧电极52。在该LD10中，掺杂硅(Si)作为n型杂质，掺杂镁(Mg)作为p型杂质。n-GaN衬底12的层厚是500- 700nm左右。此外，緩沖层14的层 厚是l|tim左右。笫一 n-覆盖层16的层厚是400nm左右，例如，由 n-AlaQ7Gaa93N形成，第二 n-覆盖层18的层厚是1000nm左右，例如由 n-Alo.()45Gao.955N形成，笫三n-覆盖层20的层厚是300nm左右，例如由 n-Al0015Ga0.985N层形成。n侧光引导层22的层厚例如是80nm。 n侧SCH层24的膜厚是30nm, 由i-In002Gao.98N形成。活性层26是双量子阱结构，该双量子阱结构由阱层26a、阻挡层 26b、阱层26c构成，该阱层26a由与n侧SCH层24接触地配置的 i-Incu2Gac).88N构成并且层厚为5nm,阻挡层26b由设置在阱层26a上的 i-Ino.。2Gao.98N构成并且层厚为8nm，该阱层26c由设置在该阻挡层26b 上的i-In(U2Ga。.88N构成并且层厚为5nm。在活性层26的阱层26c上，与其接触地配置的p侧SCH层28的膜 厚是30nm,并且由i-In0.02Ga0 98N形成。电子势垒层30的层厚是20nm左右，由p-AlQ2Ga。.sN形成。p侧光 引导层32的层厚是100nm左右，p-覆盖层34的层厚是500nm左右，由 p-Alo.o7Ga。.93N形成，接触层36的层厚是20nm。图2是图1的II-II截面的LD的截面图。在图2中，箭头表示出射光。半导体叠层结构55由包括从GaN衬 底12到接触层36的半导体层形成。在本实施方式的LD10中，窗结构 56由在半导体叠层结构55的出射侧的解理端面58上所配置的Si02膜 60和相互扩散层62构成。相互扩散层62形成在解理端面58附近的Si02 膜60和半导体叠层结构55上。成为如下的窗区域，即，Ga被SK)2膜60侧的相互层62a吸收时，在半导体叠层结构55侧的相互扩散层62b 中形成Ga空位，使活性层26的量子阱结构无序化。并且，在该实施方式中，在LD10中残留SiCb膜60作为覆盖膜， 但是，也可以除去Si02膜60重新形成覆盖膜。此外，也可以残留Si02 膜60作为覆盖膜的一部分，在其上进一步形成覆盖膜。接下来，说明LD10的制造方法。图3~图17是示出本发明LD的制造方法的各制造步骤的LD的截 面图或部分截面图。图3~图15是与图1相同的截面的截面图，图16 和图17是与图2相同的截面的截面图。此外，在与该制造步骤的一部分即图4~图15各图所对应的制造步 骤中，n-GaN衬底12和到依次层叠在其上的p侧光引导层32的各层没 有特别的变化，所以，这些层在图4~图15的各图中省略，示出包4奮p 侧光引导层32的一部分的其上层的各层截面。首先，参考图3，在利用预先热清洗等对表面进行清洗后的GaN衬 底12上，利用有机金属化学汽相沉积法(下面，称为MOCVD法)， 例如，在1000。C的生长温度下形成作为緩冲层14的n-GaN层。接下来，依次形成作为第一n-覆盖层16的n-Alo.Q7Gao.93N层、作为 第二 n-覆盖层18的n-AlQ.o45Ga。.955N层、作为第三n-覆盖层20的 n-Al0015Ga0.985N层、作为n侧光引导层22的i-In,Ga0.98N层、作为n 侧SCH层24的i-Ino.o2Gao.98N层，并且，在其上依次形成作为构成活性 层26的阱层26a (未图示)的i-Incu2Gao.88N层、作为阻挡层26b(未图 示)的i-In0 02Ga0.98N层、和作为阱层26c (未图示)的i-In0.12Ga0.88N层。接下来，在活性层26上形成依次层叠作为p侧SCH层28的 i-Ino.o2Gao.98N层、作为电子势垒层30的p-Ala2Gao.8N层、作为p侧光引 导层32的p-Al0.2Ga0.8N层70、作为p-覆盖层34的p-Al0.07Ga0.93N层72、 以及作为接触层36的p-GaN层74的晶片，并且，在p-GaN层74上层 叠作为罩(cap)层的金属罩层75。金属罩层75由Au或Cr等形成。图3示出该步骤的结果。并且，在金属罩层75与p-GaN层74接触的一侧，较薄地设置与 p-GaN层74的粘结性较好的Ti层，在Ti层之上层叠Au或Cr等。接下来，参考图4，在层叠有金属罩层75的半导体叠层结构整个面 上，涂敷抗蚀剂，利用照相制版步骤，在与波导脊40的形状对应的部分76a上残留抗蚀剂，形成除去与沟道38的形状对应的部分76b的抗 蚀剂的作为第一抗蚀剂图形的抗蚀剂图形76。该步骤的结果为图4。在 本实施方式中，与波导脊40的形状对应的部分76a的宽度是1.5|am,与 沟道38的形状对应的部分76b的宽度是10pm。接下来，参考图5，将抗蚀剂图形76作为掩膜，对与金属罩层75、 p-GaN层74、 p-Alo.o7Gao.93N层72的与p-GaN层74接触的一侧的一部 分进行刻蚀，残留p-Alo.o7Gao.93N层72的一部分，形成作为底部的沟道 38。该刻蚀例如利用干法刻蚀进行，对金属罩层75进行干法刻蚀，之 后，利用RIE (Reactive Ion Etching:反应离子刻蚀)，对p-GaN层74 和p-AlQ.o7Ga。.93N层72的与p-GaN层74接触的一侧的 一部分进行刻蚀，， 形成残留p-Alao7Gao.93N层72的一部分作为底部的沟道38。在这种情况 下的刻蚀深度a在本实施方式中是在500nm (0.5pm)上加上金属罩层 75的层厚的程度。形成沟道38,由此，形成波导脊40以及电极焊盘基 台42。图5示出该步骤的结果。接下来，参考图6,使用有机溶剂等，除去在先前的刻蚀中所使用的抗蚀剂图形76。此时，沟道38的深度即波导脊40的高度与刻蚀深度 a相等，是在500nm (0.5nm)上加上金属罩层75的层厚的值。图6示 出该步骤的结果。接下来，参考图7,在晶片整表面上，使用CVD法、或真空蒸镀法 或溅射法等，形成例如膜厚为0.2)im的成为作为第一绝缘膜的第一氧化 硅膜44的Si02膜78。 Si02膜78覆盖波导脊40的上表面、沟道38的 内部表面以及电极焊盘基台42的上表面。图7示出该步骤的结果。使用Si02作为这种情况下的绝缘膜，但是，除了 Si02以外，可以 使用SiOx (0<x<2) 、 SiN、 SiON、 Ti02、 Ta205、 A1203、 A1N、 Zr02、 柳205等。接下来，参考图8，在晶片整个面上涂敷光致抗蚀剂，以沟道38的 抗蚀剂膜的膜厚b比波导脊40的顶部以及电极焊盘基台42的顶部的抗 蚀剂膜的膜厚c厚的方式，形成抗蚀剂膜80。例如，以bK).8pm左右、 c^0.4pm左右的方式，形成抗蚀剂膜80。在图8中，沟道38上的抗蚀剂膜80的表面与在波导脊40的顶部 以及电极焊盘基台42的顶部的抗蚀剂膜80的表面相比凹入，但是，与抗蚀剂膜的表面 一 样平坦地形成，自然满足b > C 。但是，如图8所示，即使沟道38上的抗蚀剂膜80的表面与在波导 脊40的顶部以及电极焊盘基台42的顶部的抗蚀剂膜80的表面相比凹 入，若满足b、，抗蚀剂膜80的表面形状怎样都可以。图8示出该步骤 的结果。接下来，参考图9，从抗蚀剂膜80的表面一样地除去抗蚀剂，沟道 38的抗蚀剂膜80残留，并且完全地除去波导脊40的顶部以及电极焊盘 基台42的顶部的抗蚀剂膜80，形成分别使波导脊40的顶部以及电极焊 盘基台42的顶部的Si02膜78露出的抗蚀剂图形82。例如，利用使用了 02等离子体的干法刻蚀，预定厚度部分即波导 脊40的顶部以及电极焊盘基台42的顶部的Si02膜78完全露出，并且， 在沟道38上，抗蚀剂膜80的表面与金属罩层75的上表面相比残留得 较高，在本实施方式中，例如，进行400nm左右的刻蚀。并且，在本实施方式的情况下，以刻蚀抗蚀剂膜80的表面比金属 罩层75的上表面残留得高的方式进行刻蚀。但是，对于抗蚀剂膜80来 说，刻蚀到其表面比第二半导体层的上表面残留得高的程度，即，在本 实施方式中，作为第二半导体层，包括p-覆盖层34和接触层36,所以， 刻蚀到残留得比接触层36的上表面高的程度即可。对于抗蚀剂膜80来说，沟道38的抗蚀剂膜80的膜厚形成为800nm 左右，波导脊40的顶部以及电极焊盘基台42的顶部的抗蚀剂膜80的 膜厚形成为400nm左右。由此，利用刻蚀，在从抗蚀剂膜80的表面除 去400nm左右的抗蚀剂时，波导脊40的顶部以及电极焊盘基台42的顶 部的抗蚀剂膜8(M皮除去，Si02膜78的上表面露出，并且，沟道38的 抗蚀剂膜80的表面形成在SiOJ莫78的膜厚的一半左右的高度位置上， 该残留后的抗蚀剂膜成为作为第二抗蚀剂图形的抗蚀剂图形82 。图9示出该步骤的结果。接下来，参考图10,将抗蚀剂图形82作为掩膜，从表面一样地对 所露出的Si02膜78进行刻蚀，使形成在沟道38的侧面以及底部的Si02 膜78残留，并且，完全除去波导脊40的顶部以及电极焊盘基台42的 顶部所形成的Si02膜78。在波导脊40的顶部，在Si02膜78中可靠地 形成开口部44a。这种情况下的刻蚀能够使用利用CF4等进行的反应性离子刻蚀法等的干法刻蚀、或利用緩冲氬氟酸等进行的湿法刻蚀法。在此步骤中，利用干法刻蚀除去Si02膜78时，金属罩层75覆盖作 为接触层36的p-GaN层74。因此，由干法刻蚀导致的损伤不会涉及到 p-GaN层74。因此，完成为LD10时，在接触层36中不会产生损伤。 因此，能够抑制由利用干法刻蚀造成的损伤而引起的接触电阻的增加。 因此，能够进一步提高LD10的成品率。图10示出了此步骤的结果。接下来，参考图11,通过使用有机溶剂的湿法刻蚀，对抗蚀剂图形 82进行除去。图ll示出该步骤的结果。接下来，参考图12,利用湿法刻蚀对金属罩层75进行除去。在金 属罩层75使用Au形成的情况下，利用王水进行除去，在使用Cr形成 的情况下利用盐酸进行除去。此外，在与接触层36接触的一侧使用Ti层的情况下，以HF系的 刻蚀液进行除去，但是，在这种情况下，Si02膜也被刻蚀，所以，需要 使Ti层的层厚较薄。图12示出该步骤的结果。接下来，参考图13,在波导脊40的顶部形成p侧电极46。首先，在晶片整个面上涂敷抗蚀剂，利用照相制版步骤形成对作为 波导脊40的最上层的p-GaN层74的上表面、波导脊40的侧壁以及沟 道38底部的一部分进行开口后的抗蚀剂图形(未图示)，在该抗蚀剂 图形上，例如，利用真空蒸镀法形成由Pt和Au的叠层结构构成的电极 层之后，使用剥离法除去抗蚀剂膜和形成在该抗蚀剂膜上的电极层，由 此，形成p侧电才及46。由于波导脊40的顶部的p-GaN层74的上表面未被Si02膜78覆盖 而由开口部44a使整个上表面露出，所以，对于该p侧电极46和p-GaN 层74的接触面积来说，在形成开口部44a时不会减小。因此，可以防止基于p侧电极46和p-GaN层74的接触面积减小的 4妻触电阻的增加。此外，覆盖沟道38两侧面的Si02膜78的上端从p-GaN层74的上 表面稍微突出。p侧电极46以如下方式形成与p-GaN层74的上表面 紧密接触，以从其上表面进一步夹持Si02膜78的上端的方式进行覆盖， 经波导脊40的侧壁上的Si02膜78延伸到沟道38底部的Si02膜78的 一部分。图13示出该步骤的结果。接下来，形成第二氧化膜48。参考图14,首先，在晶片整个面上涂敷抗蚀剂，利用照相制版步骤，在除了 p侧电极46上的部分即电极焊盘基台42的上表面以及沟道38 内的电极焊盘基台42侧面和沟道38底部的 一部分上形成具有开口的抗 蚀剂图形(未图示)，在晶片整个面上利用蒸镀形成厚度为100nm的 Si02膜，利用剥离法对在p侧电极46上形成的抗蚀剂膜和在该抗蚀剂 膜上形成的Si02膜进行除去，形成由Si02膜所形成的第二氧化硅膜48。 图14示出该步骤的结果。作为这种情况下的绝缘膜，除了 Si02以外，也可以使用SiOx (0<x<2) 、 SiN、 SiON、 Ti〇2、 Ta205、 A1203、 A1N、 Zr〇2、飾205等。接下来，参考图15,在p侧电极46、沟道38以及第二氧化硅膜48 上，利用真空蒸镀法层叠由Ti、 Pt以及Au构成的金属膜，形成焊盘电 极50。图15示出该步骤的结果，这样，形成半导体光元件结构。接下来，参考图16,沿着与波导正交的方向上的晶面解理，形成具 有预定长度的波导的LD元件横向排成一列的LD棒。解理端面58是光 的出射侧的端面。该步骤的结果在图16中示出，在图16中示出沿着该 LD棒内的 一 个LD元件的波导的长度方向的截面。接下来，参考图17,在解理端面58上，使用CVD、 ECR、真空蒸 镀、溅射或MBE等，形成作为例如膜厚为0.2pm的电介质膜的Si02膜 60。图17示出该步骤的结果。使用Si02作为这种情况下的绝缘膜，但除了 Si02以外，也可以使 用SiONx、 Ti02、 A1203、 Nb205、 Ta205、 Zr02、 SiOx ( 0<x<2)等。接下来，将形成有Si02膜60的LD棒在N2、 02气氛中、在750°C 下进行2分钟的RTA处理。利用该RTA处理，在解理端面58附近的 Si02膜60和半导体叠层结构55上形成相互扩散层62。通过解理端面 58在Si02膜60中吸收Ga，形成相互扩散层62a。另一方面，在半导体 叠层结构55侧形成Ga空位，并且进行扩散，形成相互扩散层62b。利 用该相互扩散层62b使活性层26无序化，形成窗区域。之后，将LD棒分割成各LD芯片，形成在图1以及图2中示出的 LD10。图18是示出本发明的LD的制造方法的一个制造步骤的LD的截面图。如图18所示，作为Si02膜60形成步骤的前处理，对解理端面58进行离子照射或等离子体照射。图18的箭头表示离子照射或等离子体照射。由于离子照射或等离子体照射，对解理端面58产生损伤，能够 降低RTA处理时的处理温度。在这样的LD10的制造方法中，能够从解理端面58直接地扩散Ga 空位，所以，窗区域即相互扩散层62b的厚度可以变薄。伴随于此，在 窗区域的LD驱动中的发热变少，可以提高COD的耐性。与红色LD对比，进一步说明利用来自解理端面的扩散形成由GaN 系材料形成的LD的窗区域的效果。作为形成窗区域的方法，有如下两种方法。 (1 )从LD芯片的表面(主要是p层侧)将杂质(Zn或Si)或缺 陷(离子注入或IFVD等)扩散到活性层，并使活性层无序化。(2 )从LD芯片的解理端面扩散杂质或缺陷，并直接使活性层无序化。在方法(l)中，具有如下优点，即，由于能够在晶片状态下形成 窗区域，所以生产率良好，并且能够充分地确保由无序化导致的带隙的 宽度。但是，由于需要将杂质或缺陷扩散到活性层，所以，必须使缺陷 或杂质的浓度非常高。缺陷或杂质的浓度变高时，存在自由载流子的吸 收增加、成为发热的原因这样的缺点。此外，在形成窗区域时，由于大 大受到转印工艺的限制，所以，存在不能够减小成为发热源的窗区域的 缺点。方法(2)与方法(1)相比，由无序化导致的带隙的扩大较小，生 产率也较差。但是，由于可以直接使杂质或缺陷扩散到活性层，所以， 具有可以降低缺陷或杂质的浓度这样的优点。对于从解理端面使杂质或 缺陷扩散的方法来说，主要在LD的解理端面上形成电介质膜，并且使 用进行热处理的方法，能够以简单的工艺进行。此外，在窗区域中，除了通常的LD驱动中的热产生以外，存在由 杂质或缺陷导致的光的吸收，并且由于这种吸收导致产生热。这些产生 热导致窗区域的温度上升，基于该温度的上升的热能有助于于带隙的缩 小，所以，考虑到由该热能导致的带隙的缩小部分，需要使窗区域的杂 质或缺陷的浓度增加。例如，若对使用GaAs系材料、InP系材料或AlGalnP系材料的LD 进行叙述，例如GaAs、 InP以及AlGalnP的热导率分别是0.55W/cm'K、0.68W/cm.K和0,67W/cm*K,热导率比较低。因此，由于由窗区域的杂利^上述方法、(2')°形成窗结构,'则不能充分:得到活性层的带隙的扩 大，窗结构不具有充分的功能。与此相对，GaN系材料例如GaN的热导率是2W/cm.K,比红色LD 情况的热导率高，在由GaN系材料形成的LD10的情况下，抑制了窗区 域的温度上升。因此，基于窗区域的温度上升的热能所贡献的带隙的缩 小变少，即使窗区域的带隙的扩大变小，窗结构也能够具有充分的功能。这意味着即使窗区域的杂质或缺陷的浓度较低，窗结构也能够具有 充分功能，并且，意味着相对于由GaN系材料形成的LD，由上述方法 (2)形成的窗区域充分有效地进行作用。在本实施方式的LD的制造方法中，在解理端面58上形成Si02膜 60,利用RTA处理在Si02膜60中吸收Ga，另一方面，在半导体叠层 结构55侧形成Ga空位，并且进行扩散，形成相互扩散层62b。 LD10 具有由该相互扩散层62b使活性层26无序化的窗结构。在该LD10的制造方法中，从解理端面到能够直接使Ga空位扩散 的活性层的扩散长度是O,由于不需要多余的Ga空位，所以，可以降低 Ga空位的浓度。此外，由于没有转印工艺的制约，所以，窗区域可以 变小，并且可以抑制窗区域的产生热变少。并且能够通过简单的步骤制 造COD耐性高的GaN系LD。如上所述，本发明的半导体光元件的制造方法，包括如下步骤解 理包含分别在GaN系半导体衬底上依次层叠由GaN材料形成的第一导 电型的第一半导体层、包含量子阱结构的活性层以及第二导电型的第二 半导体层的半导体叠层结构的半导体晶片，使半导体叠层结构的解理面 露出；在露出的解理面上形成电介质膜，并且基于预定的热处理的Ga 空位扩散，使活性层的量子阱结构无序化，所以，Ga由于热处理而扩 散到电介质膜中，由此，Ga空位扩散到GaN系材料的半导体叠层结构 中，使活性层的量子阱结构无序化。因此，由于活性层与杂质无关地被 无序化，所以，能够形成光吸收较少的窗结构。因此，能够利用简单的 步骤制造在使用GaN系材料的半导体光元件中具有有效地抑制COD的' 窗结构的半导体光元件。如上所述，本发明的半导体光元件的制造方法适于使用GaN系材料的半导体光元件的制造方法。
权利要求
1.一种半导体光元件的制造方法，包括如下步骤，对包括半导体层叠结构的半导体晶片进行解理，使半导体层叠结构的解理面露出，该半导体层叠结构为如下结构在GaN系的半导体衬底上，依次层叠分别由GaN系材料形成的第一导电型的第一半导体层、包含量子阱结构的活性层、以及第二导电型的第二半导体层；在露出的解理面上形成电介质膜，利用基于预定的热处理的Ga空位扩散，使活性层的量子阱结构无序化。
2. 根据权利要求1的半导体光元件的制造方法，其特征在于，包括 如下步骤在半导体叠层结构的表面涂敷抗蚀剂，利用照相制版步骤，形成笫 一抗蚀剂图形，该第 一抗蚀剂图形具备具有与波导脊相对应的宽度的条 紋状抗蚀剂膜部分；将第 一抗蚀剂图形作为掩膜，利用干法刻蚀除去第二半导体层的上 表面侧的一部分，形成底部残留有第二半导体层的一部分的凹部，由此 形成波导脊；除去第 一抗蚀剂图形，在包括凹部和波导脊的半导体叠层结构的表 面，形成第一绝缘膜；形成在波导脊顶部的第一绝缘膜的表面露出，并且，形成第二抗蚀 剂图形，该第二抗蚀剂图形以具有比波导脊的第二半导体层表面高并且 比波导脊顶部上的第 一绝缘膜表面低的表面的抗蚀剂膜，埋设与波导脊 邻接的凹部的第一绝缘膜；将第二抗蚀剂图形作为掩膜，利用刻蚀对第一绝缘膜进行除去，使 波导脊的第二半导体层露出；在露出的波导隆脊的第二半导体层的表面上形成电极层。
3. 根据权利要求1或2的半导体光元件的制造方法，其特征在于， 包括如下步骤在使半导体叠层结构的解理面露出之后，在解理面上形成电介质 膜之前，进一步地对解理面进行离子照射或者等离子体照射。
4. 根据权利要求1或2的半导体光元件的制造方法，其特征在于， 利用蒸镀、溅射、CVD、或者MBE,形成包括氧化硅、氧化铌、氧化铝以及氧化钛的任意一种的材料作为电介质膜。
5.根据权利要求1或2的半导体光元件的制造方法，其特征在于,使用RTA作为热处理。
全文摘要
利用简单的方法制造在GaN系材料的LD中具有高COD耐性的窗结构的LD。包括如下步骤在GaN系衬底(12)上依次层叠分别由GaN材料形成的缓冲层(14)、第一n-覆盖层(16)、第二n-覆盖层(18)、第三n-覆盖层(20)、n侧光引导层(22)、作为量子阱结构的活性层(26)、以及p侧SCH层(28)、电子势垒层(30)、p侧光引导层(32)、p-覆盖层(34)和接触层(36)，形成半导体叠层结构(55)；解理包含半导体叠层结构(55)的半导体晶片，使半导体叠层结构(55)的解理端面(58)露出；在所露出的解理端面上形成SiO₂膜，利用基于预定的热处理Ga空位扩散，使活性层(26)无序化。
文档编号B82Y20/00GK101272037SQ20081008307
公开日2008年9月24日 申请日期2008年3月21日 优先权日2007年3月23日
发明者阿部真司 申请人:三菱电机株式会社