专利名称：半导体元件分离端缺陷评价测试结构和评价方法
技术领域：
本发明涉及利用电容-时间(下面称为C～t)测定法评价半导体元件分离缺陷的测试结构及测试方法，该C～t测定法用于评价近年来向高集成化发展的半导体器件的元件分离结构。
近年来，在向高集成化发展的半导体器件中，元件分离结构的开发起着重要的作用。元件分离结构是为了在半导体芯片上形成半导体集成电路而把各元件间分离开用的结构。
图11是表示晶片及在晶片上形成的半导体芯片与评价在半导体芯片2上形成的元件分离结构用的探针的关系的俯视图。图11中，1为晶片，2为在晶片1上形成的半导体芯片，3为在评价把在半导体芯片2上形成的半导体元件分离开用的结构时，接触到半导体芯片2上施加电压用的探针。
图12是表示把图11中的晶片1上的探针3所接触的半导体芯片2的部分放大后的斜视图。探针3相对于晶片1的主表面大体垂直地压在晶片1的主表面上，从晶片1的主表面向内侧施加压力。
图13为用图12中的4-4线表示的区域的向视剖面图。图13中，5为在晶片1的主表面上形成的用于分离半导体元件的场氧化膜元件分离结构，6为在晶片1的主表面上与场氧化膜元件分离结构5连接形成的比该场氧化膜薄的栅极绝缘膜，7为从栅极绝缘膜6的上部盖在场氧化膜元件分离结构5的上部而形成的栅极，8为通过利用探针3在晶片1与栅极7之间施加电压，在晶片1上产生的耗尽层。
还有，图13示出了半导体元件分离端缺陷评价测试的一个工序。例如，可以利用Mikihiro Kimura，Kaoru Motonami和YasuhiroOnodera在1991年12月发行的《日本应用物理学会志》第30卷128号3634～3637页上发表的“依靠低温氢退火降低在硅隔离端的局部氧化分离端上产生的电流”中所述的在选择氧化(下面，称为LOCOS)分离端周围产生的电流的测定方法，进行半导体元件分离结构的评价。
即，首先，测定由在高频信号下不产生耗尽层状态的氧化膜6、晶片1及栅极7构成的电容器的电容，即氧化膜电容Co。其次，测定施加叠加了高频信号的阶跃电压，产生耗尽层8时的起始电容量Ci。进而，测定经过时间tF达到平衡时的平衡电容量CF。图14示出了该测定中电容与时间关系之概要。
如果根据Shroeder和Guldberg的近似，则可用下式给出寿命τgm。(1)式中，ni为本征载流子浓度，NB为衬底杂质浓度。τgm=ni8NBCFCotF(HCiCF)2----(1)]]>还有，根据寿命τgm，可导出(2)式所示的产生电流Jgen。(2)式中，Weff为有效耗尽层宽度，q为载流子具有的电荷量。
Jgem＝qnjWeff/τgm(2)如图15所示，产生电流可分为面内分量和周边分量，即，包括在面内的产生电流JgenA和在LOCOS分离端的产生电流Jgenp。即，利用在面内的产生电流JgenA和在选择氧化分离端的产生电流Jgenp，由(3)式给出产生电流Jgen。Jgen=JgenpPA+JgenA----(3)]]>为了进行元件分离结构的评价测试，必须只提取例如LOCOS分离端的产生电流Jgenp。因此，改变面积和LOCOS分离端的周边长度，根据几个测定点作成图15所示的曲线，根据该曲线上所描绘的直线的斜率，求出每单位长度的产生电流Jgenp。如果只是该LOCOS分离端的产生电流Jgenp变大，就意味着在LOCOS分离端产生的缺陷变多。
现有的半导体元件分离端缺陷评价测试结构存在下述问题，即如图13所示，探针3直接接触到所评价的区域上形成的栅极7上，所以应力加到处于栅极7下面的产生耗尽层的区域内，因此，由于新产生复合中心等，与实际使用状态下应该测定的值相比测定误差变大。
本发明是为了解决上述问题而完成的，其目的在于，借助于减小在形成耗尽层的区域上所加的压力来提高测定的准确度。
另一个目的在于，通过使分离端的周边长度变长来提高测定精度。
与本发明的第一方面有关的半导体元件分离端缺陷评价测试结构的特征在于备有在可以形成多个半导体元件的半导体衬底的主表面上形成的、具有把前述半导体元件分离开的足够厚度的第1绝缘膜；在前述主表面上与前述第1绝缘膜连接而形成的厚度比前述第1绝缘膜薄的第2绝缘膜；从前述第2绝缘膜延伸到前述第1绝缘膜上而形成的电极；以及在前述第1绝缘膜上形成的、同时与前述电极电连接的用于以探针来接触的压焊区，前述半导体衬底在前述半导体衬底与前述压焊区之间不加电压时，在前述电极、前述第2绝缘膜及前述半导体衬底的层叠结构中的半导体衬底上不产生耗尽层，当施加给定电压时，在前述层叠结构中的前述半导体衬底上产生耗尽层，同时耗尽层一直延伸到前述第1绝缘膜与前述第2绝缘膜的边界附近之下。
与本发明的第二方面有关的半导体元件分离端缺陷评价测试结构的特征在于，在本发明的第一方面的半导体元件分离端缺陷评价测试结构中，前述第2绝缘膜包括在前述电极下前述主表面的平面形状互相独立的多个区域。
与本发明的第三方面有关的半导体元件分离端缺陷评价测试结构的特征在于，在本发明的第一方面的半导体元件分离端缺陷评价测试结构中，前述第2绝缘膜包括在前述电极下前述主表面的平面形状为S形的区域。
与本发明的第四方面有关的半导体元件分离端缺陷评价测试结构的特征在于，在本发明的第一方面的半导体元件分离端缺陷评价测试结构中，前述第2绝缘膜包括在前述电极下，前述第1绝缘膜与前述第2绝缘膜的边界长度不同的对于前述主表面的面积相等的多个区域；前述电极包括对应于前述第2绝缘膜的前述多个区域设置的互相电绝缘的多个电极；前述压焊区包括对应于前述多个电极设置的多个压焊区。
与本发明的第五方面有关的半导体元件分离端缺陷评价测试结构的特征在于，在本发明的第一方面的半导体元件分离端缺陷评价测试结构中，在前述电极附近还备有与前述半导体衬底的前述主表面进行电连接用的连接装置，把前述压焊区与前述半导体衬底之间施加的电压通过前述连接装置施加到前述半导体衬底上。
与本发明的第六方面有关的利用半导体元件分离端缺陷评价测试结构的评价方法包括准备半导体衬底的工序、产生耗尽层的工序和测定工序，上述准备半导体衬底的工序包括准备在主表面上可以形成多个半导体元件的半导体衬底，该衬底备有在前述主表面上形成的具有把前述半导体元件分离开的足够厚度的第1绝缘膜；在前述主表面上与前述第1绝缘膜连接而形成的厚度比前述第1绝缘膜薄的第2绝缘膜；从前述第2绝缘膜上盖在前述第1绝缘膜上形成的电极以及在前述第1绝缘膜上形成的同时与前述电极电气连接的压焊区；上述产生耗尽层的工序是把探针接触到前述压焊区上，在前述电极与前述半导体衬底之间施加给定电压，利用给定的电压产生一直到前述第1绝缘膜与前述第2绝缘膜的边界附近之下的耗尽层；上述测定工序是测定从产生耗尽层之后直到达到平衡状态的时间。
与本发明的第七方面有关的利用半导体元件分离端缺陷评价测试结构的评价方法的特征在于，在本发明的第六方面的半导体元件分离端缺陷评价测试方法中，前述第2绝缘膜包括在前述电极下的前述第1绝缘膜与前述第2绝缘膜的边界长度不同的、对于前述主表面的面积相等的多个区域；前述电极包括对应于前述第2绝缘膜的前述多个区域设置的互相电绝缘的多个电极；前述压焊区包括对应于前述多个电极设置的多个压焊区；在前述测定工序中，能够通过一次测定，从与前述多个压焊区接触的多个探针收集参数不同的多个数据。
图1是表示本发明实施例1的半导体元件分离端缺陷评价测试结构的构成的剖面斜视图；图2是表示把C-t测定器连接到本发明实施例1的半导体元件分离端缺陷测试结构上的状态的方框图；图3是表示把各种功能附加到图2中C-t测定器上时的系统结构的方框图；图4是表示形成耗尽层的区域的长度对面积之比与缺陷密度之间的关系曲线；图5是表示本发明实施例2的半导体元件分离端缺陷评价测试结构的构成的布局图；图6是表示实施例2的半导体元件分离端缺陷评价测试结构的另一例的布局图；图7是表示本发明实施例3的半导体元件分离端缺陷评价测试结构的构成的布局图；图8是表示本发明的实施例3的半导体元件分离端缺陷评价测试结构的另一例的布局图；图9是表示本发明实施例4的半导体元件分离端缺陷评价测试结构的构成的布局图；图10是表示本发明实施例4的半导体元件分离端缺陷评价测试结构的另一例的布局图；图11是表示晶片与探针之关系的俯视图；图12是表示把图11所示的晶片中与探针接触的半导体芯片部分放大后的斜视图；图13为用图12中用4 4线表示的区域的向视剖面图；图14是表示C-t测定法中电容量与时间关系之概要的曲线图；图15是表示形成耗尽层的区域的长度对面积之比与产生电流之间的关系的曲线图。
实施例1图1是表示本发明实施例1的半导体元件分离端缺陷评价测试结构的构成的剖面斜视图。
图1中，1为例如由硅单晶形成的晶片，5为在晶片1的主表面上形成的用于分离存在于晶片1的主表面上的半导体元件的场氧化膜元件分离结构，6为与场氧化膜元件分离结构5连接形成的比该场氧化膜薄的栅极绝缘膜、7为从栅极绝缘膜6的上部盖在场氧化膜元件分离结构5的上部的由多晶硅形成的栅极，10为在场氧化膜元件分离结构上形成的用于实现与电极7电气连接的铝布线结构，10a为把铝布线结构10与栅极7连接起来的铝接点，11为在场氧化膜元件分离结构5的上部形成的与铝布线结构10电连接的铝压焊区。在这里，场氧化膜元件分离结构5与栅极绝缘膜6的边界相当于半导体元件分离端。场氧化膜元件分离结构5及栅极绝缘膜6由例如把晶片1氧化了的氧化硅形成。由该栅极绝缘膜6、栅极7和栅极绝缘膜6之下的晶片1构成的层叠结构形成MIS结构。
在铝压焊区11与晶片1之间不加电压时，在该层叠结构中的栅极绝缘膜6正下方的芯片1上不产生耗尽层。在晶片1与铝压焊区11之间施加给定电压时，与图13所示相同，在该层叠结构中的栅极绝缘膜6正下方的芯片1上产生耗尽层，同时，一直延伸到场氧化膜元件分离结构5与栅极绝缘膜6的边界附近之下的晶片1上。
铝压焊区11是与探针3接触用于在栅极7与晶片1之间施加电压的部件。因为铝压焊区11设置在场氧化膜元件分离结构5上，所以，即使通过探针3在铝压焊区11上施加压力，加在位于栅极绝缘膜6之下形成晶片1的耗尽层的区域上的应力也较小，由该应力产生的成为复合中心等的误差的原因减少，故能校正实际使用状态与测定状态之差异，能够提高测定值的准确度。
再者，在该实施例1中，虽然在栅极绝缘膜6之下的晶片1中杂质浓度不变，但是，也可在形成阱区等改变杂质浓度的情况下得到与上述实施例同样的效果。
图2是表示把C-t测定器连接到半导体元件分离端缺陷测定结构上的状态的方框图。如图1所示，准备好把在场氧化膜元件分离结构5上形成的铝压焊区11与栅极7连接起来那样的半导体元件分离端缺陷评价测试结构。其次，使C-t测定器12的探针3保持与铝压焊区11接触的状态。而且，在栅极绝缘膜6之下不产生耗尽层的状态下，C-t测定器12在把高频信号提供到栅极7上以后测定由栅极绝缘膜6、栅极7及晶片1形成的电容器的电容量。该电容量相当于(1)式中的氧化膜电容量CO。
其次，C-t测定器12在施加叠加了高频信号的阶跃电压从而瞬时地产生了深耗尽层以后，测定这时的起始电容量ci。进而，经过时间tF、测定达到平衡时的平衡电容量CF。
再者，为了求出分离端的产生电流Jgenp，必须改变参数而进行多次测定，因此，如图3所示，备有能够收集从测定器12得到的信息的数据收集器13是有效的。
图3中，寿命计算功能14根据C-t测定器12输出的信息计算寿命。作为该信息，也可利用数据收集器13中收集的信息。关于成为测定对象的半导体元件分离端缺陷评价测试结构，预先可以把本征载流子浓度ni及衬底杂质浓度NB之值提供给寿命计算功能14，就能例如根据(1)式计算寿命τgm。
图3中，产生电流计算功能15根据C-t测定器12输出的信息计算产生电流。作为该信息，可以利用数据收集器13收集的数据和寿命计算功能14输出的信息。关于成为测定对象的半导体元件分离端缺陷评价测试结构，预先可以把有效耗尽层宽度Weff和载流子的电荷量q提供给产生电流计算功能15，根据(2)式计算产生电流Jgen。而且，预先把有关栅极绝缘膜6的平面形状的数据提供给产生电流计算功能15，求出多个产生电流Jgen，可以根据图15所示曲线上所描绘的直线的斜率，求出分离端的产生电流Jgenp。
图3中，缺陷密度计算功能16根据C-t测定器12输出的信息计算缺陷密度。缺陷密度的计算，例如可通过后述的(4)式来进行。再者，(4)式中，σT表示捕获截面积，Ven表示热速度。在(4)式的计算中所使用的寿命τgm可以利用寿命计算功能14的输出。NT=1σTVenτgm----(4)]]>而且，如图4所示，因为在缺陷密度NT中有栅极绝缘膜6的正下方面内的缺陷密度NTA和场氧化膜元件分离结构5的端部正下方的缺陷密度NTP，所以，缺陷密度计算功能16根据多个数据求出端部正下方的缺陷密度NTP。
实施例2其次，利用图5说明本发明实施例2的半导体元件分离端缺陷评价测试结构。图5是表示本发明实施例2的半导体元件分离端缺陷评价测试结构的构成的布局图。图5中，17为在场氧化膜元件分离结构5之上形成的栅极，19为在场氧化膜元件分离结构5之上形成的与栅极17电气绝缘的栅极，21为在场氧化膜元件分离结构5之上形成的与栅极17及栅极19电气绝缘的栅极，18、20、22分别为在栅极17、19、21之下与场氧化膜元件分离结构5连接形成的比场氧化膜元件分离结构5薄的氧化膜的多个区域。在这些场氧化膜元件分离结构5及栅极绝缘膜6之下，存在图1所示的晶片1。
栅极绝缘膜6的各区域18、20、22分别呈横向长度为L1与纵向长度为L2，横向长度为L3与纵向长度为L4，横向长度为L5与纵向长度为L6的矩形平面形状。这时，设定长度L1为4，长度L2～L6分别设定为4、6、2、7及1。
因而，区域18、20、22的周长都相同。另一方面，假定区域18的面积为16，则区域20的面积为12，区域22的面积为7。
关于栅极17的延长部17a，虽然省略了其图示，但它最终连接到与图1中铝压焊区11相同的铝压焊区上。栅极19的延长部19a连接到与栅极17所连接的不同的铝压焊区上。栅极21的延长部21a连接到与栅极17及19所连接的铝压焊区不同的铝压焊区上。当然，这些铝压焊区在场氧化膜元件分离结构5之上形成。
通过对这些区域18、20、22同时测定产生电流Jgen，在一次测量中可以得到具有3个不同参数的数据，根据这些数据可以求出场氧化膜元件分离端上的产生电流Jgenp，能够减少测定次数。
图6是表示本发明实施例2的半导体元件分离端缺陷评价测试结构的构成的另一例的布局图。图6中，25为在场氧化膜元件分离结构5之上形成的与栅极17电气绝缘的栅极，27为在场氧化膜元件分离结构5之上形成的与栅极17及栅极25电气绝缘的栅极，26、28分别为在栅极17、25、27之下连接到场氧化膜元件分离结构5上形成的比场氧化膜元件分离结构5薄的栅极绝缘膜的多个区域，其它与图5中的符号相同的部分相当于图5中的对应部分。再者，作为被场氧化膜元件分离结构5分离的元件，例如有MIS晶体管。
栅极绝缘膜的区域26、28分别呈横向长度为L7与纵向长度为L8、横向长度为L9与纵向长度为L10的矩形平面形状。这时，设定长度L1为4，长度L2、L7～L10分别设定为4、8、2、16及1。
因而，区域18、26、28的面积都相同，另一方面，假定区域18的周长为16，则区域26的周长为20，区域28的周长为34。
栅极25的延长部25a连接到与栅极17所连接的不同的铝压焊区上。还有，栅极27的延长部27a连接到与栅极17及25所连接的铝压焊区不同的铝压焊区上。
通过对这些区域18、20、22同时测定产生电流Jgen，在一次测量中可以得到具有3个不同参数的数据，根据这些数据可以求出在面内的产生电流JgenA。根据该产生电流JgenA，可以间接地求出场氧化膜元件分离端上的产生电流Jgenp，能够减少测定次数。
再者，在实施例2中的栅极绝缘膜各区域，虽然使用了矩形作为平面形状，但也可以是其它形状，也能得到与实施例2同样的效果。
实施例3其次，利用图7说明本发明实施例3的半导体元件分离端缺陷评价测试结构。图7是表示本发明实施例3的半导体元件分离端缺陷评价测试结构的布局图。图7中，30为在场氧化膜元件分离结构5之上形成的栅极，31a～31c为与场氧化膜元件分离结构5连接而形成的比该场氧化膜薄的氧化膜区域。成为评价对象的栅极绝缘膜31由宽度为L11、长度为L12的矩形区域31a～31c构成。还有，栅极30的延长部30a连接到设置在场氧化膜元件分离结构5上的铝压焊区上，在那里与探针进行电连接。在这些场氧化膜元件分离结构5及栅极绝缘膜31之下，存在着图1所示那样的晶片1。
由于利用实施例1的半导体元件分离端缺陷评价测试结构提高了测定准确度，所以，其它原因所引起的测定值的误差变得显著。因此，在评价半导体元件分离端缺陷的情况下使分离端的长度变长时，与面内的产生电流相比分离端的产生电流变大，从而提高了评价精度。
在这里，通过把栅极绝缘膜31分割成图7所示的大体平行的多个区域31a～31c，使栅极绝缘膜31端部长度对栅极绝缘膜31的面积之比变大，从而提高评价精度。
再者，如图8所示，通过使栅极绝缘膜41在栅极40之下呈S形，能具有与对区域进行分割时相同的效果。在此情况下，如果长度L15与长度L12相等、宽度(L14-L13)/2等于宽度L11，则宽度为L13×2的区域对于提高评价精度是有利的。
实施例4其次，利用图9说明本发明实施例4的半导体元件分离端缺陷评价测试结果。图9中，50A、50B分别为在场氧化膜元件分离结构5之上形成的栅极，51a～51c为连接到场氧化膜元件分离结构5上形成的比该场氧化膜薄的氧化膜区域，52a～52c为在栅极50A、50B两侧形成的铝布线结构，53为把在形成了氧化膜的区域51a～51c之下的晶片与铝布线结构52a～52c电连接起来的接点。栅极50A、50B的延长部50Aa、50Ba电连接到设置在场氧化膜元件分离结构5上各自的铝压焊区上。
由于利用实施例1的半导体元件分离端缺陷评价测试结构提高了测定准确度，所以，其它原因所引起的测定值的误差变得显著。因此，通过在栅极50A、50B附近设置接点53、使栅极50A、50B附近晶片的电位分布变得均匀，从而即使把栅极氧化膜分割成多个区域，各区域的产生电流也能变得均匀，使得测定值的误差减小，提高了准确度。成为评价对象的部分为区域51a～51c与栅极50A、50B重叠的部分。通过在栅极50A、50B附近设置接点53，能够减小栅极50A、50B之间电阻值的影响，可以提高评价的准确度。
再者，如图10所示，通过用铝布线结构54把多个栅极50A、50B连接起来，使得从测定对象得到的测定值变大，也能够提高评价的精度。在这里，通过通路接点55把铝布线结构54连接到控制电极50A、50B上，铝布线结构54的延长部54a电气连接到在场氧化膜元件分离结构5之上形成的铝压焊区上。
在此情况下，因为把接点53设置在控制电极50A、50B附近，所以，与单纯增大栅极面积的情况相比，栅极内电位的分布变得均匀了，能够准确地进行测量。
还有，在上述各实施例中，作为半导体元件分离结构虽然是对使用场氧化膜加以说明的，但是，并不局限于氧化膜。还有，关于场氧化膜元件分离结构之间的栅极绝缘膜，为了得到上述效果，也不局限于氧化膜，只要能够使栅极与半导体衬底(晶片)绝缘即可。
如上所述，如果采用本发明第1方面的半导体元件分离端缺陷评价测试结构，则因为能在评价时使探针与压焊区接触而施加电压，所以在利用C-t测定法时，由于在成为评价对象的第2绝缘膜下及第1绝缘膜与第2绝缘膜的边界附近下的半导体区域内施加的应力变小，故具有能进行正确评价的效果。
如果采用本发明第2方面的半导体元件分离端缺陷评价测试结构，则通过把栅极下的第2绝缘膜分割成多个区域，能够使成为评价对象的半导体元件分离端长度对面积之比变大，在利用C-t测定法时，使根据面积产生的产生电流减小，同时使在半导体元件分离端产生的产生电流变大，具有能提高测定精度的效果。
如果采用本发明第3方面的半导体元件分离端缺陷评价测试结构，则通过使栅极下的第2绝缘膜的平面形状做成S形以便把边界线的长度变长，在利用C-t测定法时，使在半导体元件分离端产生的产生电流变大，具有能提高测定精度的效果。
如果采用本发明第4方面的半导体元件分离端缺陷评价测试结构，则通过对第2绝缘膜的多个区域应用C-t测定法，可以从各个区域得到各自的数据，因为这些数据是与边界长度有关的参数不同的数据，所以利用这些数据能够把与第1及第2绝缘膜的边界产生电流有关的信息分离开来，通过同时对这些区域进行测定，具有能减少测定次数的效果。
如果采用本发明第5方面的半导体元件分离端缺陷评价测试结构，则通过设置在栅极附近的连接装置将电压施加到半导体衬底上，所以使半导体衬底的电位分布变得均匀，具有能提高测定准确度的效果。
如果采用本发明第6方面的利用半导体元件分离端缺陷评价测试结构的评价方法，则因为不是使探针直接接触到栅极上，而是使探针接触到压焊区上，所以在成为评价对象的第2绝缘膜下及第1绝缘膜与第2绝缘膜的边界附近下的半导体区域内施加的应力变小，故具有能进行正确评价的效果。
如果采用本发明第7方面的利用半导体元件分离端缺陷评价测试结构的评价方法，则通过从多个探针的一次测量，收集参数不同的多个数据，具有能减少测定次数的效果。
权利要求
1.一种半导体元件分离端缺陷评价测试结构，其特征在于备有在可以形成多个半导体元件的半导体衬底的主表面上形成的、具有把所述半导体元件分离开的足够厚度的第1绝缘膜，在所述主表面上与所述第1绝缘膜连接而形成的、厚度比所述第1绝缘膜薄的第2绝缘膜，从所述第2绝缘膜上延伸到所述第1绝缘膜上而形成的电极，在所述第1绝缘膜上形成的、同时与所述电极电气连接的用于以探针来接触的压焊区；所述半导体衬底在所述半导体衬底与所述压焊区之间不加电压时，在所述电极、所述第2绝缘膜及所述半导体衬底的层叠结构中的半导体衬底上不产生耗尽层，当施加给定电压时，在所述层叠结构中的所述半导体衬底上产生耗尽层，同时耗尽层一直延伸到所述第1绝缘膜与所述第2绝缘膜的边界附近之下。
2.根据权利要求1中所述的半导体元件分离端缺陷评价测试结构，其特征在于，所述第2绝缘膜包括在所述电极下所述主表面的平面形状互相独立的多个区域。
3.根据权利要求1中所述的半导体元件分离端缺陷评价测试结构，其特征在于，所述第2绝缘膜包括在所述电极下所述主表面的平面形状为S形的区域。
4.根据权利要求1中所述的半导体元件分离端缺陷评价测试结构，其特征在于，所述第2绝缘膜包括在所述电极下所述第1绝缘膜与所述第2绝缘膜的边界长度不同的、对于所述主表面的面积相等的多个区域；所述电极包括对应于所述第2绝缘膜的所述多个区域设置的互相电绝缘的多个电极；所述压焊区包括对应于所述多个电极设置的多个压焊区。
5.根据权利要求1中所述的半导体元件分离缺陷评价测试结构，其特征在于，还备有与所述半导体衬底的所述主表面进行电连接用的连接装置；把所述压焊区与所述半导体衬底之间施加的电压通过所述连接装置施加到所述半导体衬底上。
6.一种利用半导体元件分离端缺陷评价测试结构的评价方法，其特征在于，包括准备半导体衬底的工序、产生耗尽层的工序和测定工序，上述准备半导体衬底的工序包括准备在主表面上可以形成多个半导体元件的半导体衬底，该衬底备有在所述主表面上形成的具有把所述半导体元件分离开的足够厚度的第1绝缘膜，在所述主表面上与所述第1绝缘膜连接而形成的厚度比所述第1绝缘膜薄的第2绝缘膜，从所述第2绝缘膜延伸到所述第1绝缘膜上形成的电极，以及在所述第1绝缘膜上形成的、同时与所述电极电气连接的压焊区；上述产生耗尽层的工序是把探针接触到所述压焊区上，在所述电极与所述半导体衬底之间施加给定电压，利用给定的电压产生一直到所述第1绝缘膜与所述第2绝缘膜的边界附近之下的耗尽层；上述测定工序是测定从产生耗尽层直到达到平衡状态的时间。
7.根据权利要求6中所述的利用半导体元件分离端缺陷评价测试结构的评价方法，其特征在于，所述第2绝缘膜包括在所述电极下的所述第1绝缘膜与所述第2绝缘膜的边界长度不同的、对于所述主表面的面积相等的多个区域；所述电极包括对应于所述第2绝缘膜的所述多个区域设置的互相电绝缘的多个电极；所述压焊区包括对应于所述多个电极设置的多个压焊区；在所述测定工序中，能够通过一次测定，从与所述多个压焊区接触的多个探针收集参数不同的多个数据。
全文摘要
提高用C－t测定法评价半导体元件分离端缺陷的测试结果之准确度。把铝压焊区设置到场氧化膜元件分离结构5之上。通过铝布线结构10等把铝压焊区11与栅极7电连接起来。测定时使探针3接触到压焊区11上来施加电压。通过使探针3不直接接触栅极7,使得应力不加到产生耗尽层的栅极绝缘膜6之下的区域内。
文档编号G01R31/28GK1183639SQ9711457
公开日1998年6月3日 申请日期1997年7月14日 优先权日1996年11月22日
发明者木村干广, 关根正广 申请人:三菱电机株式会社