专利名称：形成具有自我对准的金属氧化物半导体晶体管的方法
技术领域：
本发明有关一种形成金属氧化物半导体晶体管的方法，特别是有关一种形成一金属氧化物半导体晶体管且在其基极上具有一自我对准的介电物质以增加基极表面积的方法。
(2)背景技术传统形成金属氧化物半导体(MOS)晶体管的方法通常包括下列步骤首先，如图1A所示，提供一底材10，然后在底材10上形成一基极氧化层15。其次，再形成一基极20于基极氧化层15上。之后，以基极20为一幕罩，进行一离子植入以形成轻掺杂集电极25与轻掺杂发射极30。然后形成基极20的侧壁40，如图1B所示。再以基极20与侧壁40作为幕罩，进行另一次离子植入以形成集电极45与发射极50。这样便完成-MOS晶体管的制作。然而，当集成电路的尺寸越来越小时，基极也需变小。这样，将使得基极上与导线间接触的面积变小，而使得电阻增加，以致于降低MOS晶体管的效率。一种解决的方法是增加基极的导电性。而现今的技术是在基极表面上形成一层硅化金属层，比如硅化钛、硅化钴、或硅化镍，以降低基极的电阻值。此方法首先沉积一金属层55，比如钛、钴、或镍，以覆盖MOS晶体管表面，如图1D所示。然后，进行一加热步骤，使得基极20、集电极25、与发射极30的表面的多晶硅均与金属起作用，而形成硅化金属层(60，65，70)，如图1E所示。最后，再除去此金属层55，如图1F所示。
然而，上述的方法虽然能降低基极电阻值，但是在制作导线连结时则仍会因为基极尺寸变小而遭遇困难。因此，另一种解决的方法便是如何有效地增加基极的表面积。
(3)
发明内容
本发明的一目的是提供一种形成金属氧化物半导体晶体管的方法，以增加基极的表面积降低基极的电阻值。
根据以上目的，本发明提出一种有效地形成具有自我对准的金属氧化物半导体晶体管的方法，其至少包括如下步骤首先，提供一结构，其至少包括一底材、一基极氧化层在此底材上；以及一基极在此基极氧化层上。然后，进行离子植入以形成轻掺杂集电极与轻掺杂发射极。其次，沉积一第一介电层，比如氧化硅层或氮化硅层，覆盖此基极、基极氧化层、轻掺杂集电极与轻掺杂发射极。然后，进行一蚀刻步骤除去部分第一介电层以裸露出基极上端的一部份区域。之后，选择性沉积一第二介电层，比如复晶硅锗，于该裸露的基极上端的一部份区域的表面上。此第二介电层的表面积与宽度均较该裸露的基极部分区域为大。值得注意的是此第二介电层只会沉积在以多晶硅为材质的基极上，而不会沉积在第一介电层上。因此，此步骤是具有自我对准的。此沉积步骤可以化学气相沉积法在约500℃至700℃进行。然后，以此第二介电层为幕罩除去部分第一介电层，以裸露出轻掺杂集电极与轻掺杂发射极，而部分受到此第二介电层遮蔽而剩余的第一介电层则作为基极的侧壁。然后，进行一离子植入步骤以形成集电极与发射极。
此外，还可沉积一金属层，比如钛、钴、与镍，以覆盖此第二介电层、集电极、与发射极。然后进行一加热步骤使此第二介电层、集电极、与发射极表面上的多晶硅均与金属反应，而生成硅化金属层。此硅化金属层可以降低基极、集电极、与发射极的电阻值。上述沉积金属层的步骤可以是以离子化金属等离子体(IMP)法来进行。这样形成的金属氧化物半导体晶体管具有一较大表面积及较低电阻值的基极。
(4)
图1A至图1F传统形成一具有硅化金属层的金属氧化物半导体晶体管的各阶段的截面示意图；图2A至图2I本发明形成一具自我对准的金属氧化物半导体晶体管的一实施例于各阶段的截面示意图。
(5)具体实施方式
本发明的较佳实施例将详细讨论如后。实施例只是用以描述使用本发明的一特定范例，并非用以限定本发明的范围。
本发明提出一方法可以有效地增加基极表面积，其详细步骤如下首先，如图2A所示，提供一底材10，然后在一底材10上形成一基极氧化层15。其次，再沉积一多晶硅层于基极氧化层15上，再蚀刻此多晶硅层以形成一基极20。之后，以基极20为一幕罩，进行一离子植入以形成轻掺杂集电极25与轻掺杂发射极30。而每个MOS晶体管之间以场氧化层35隔开，如图2A所示。然后沉积一第一介电层75，比如氧化硅层或氮化硅层，覆盖此基极20、基极氧化层15，轻掺杂集电极25、与轻掺杂发射极30，如图2B所示。然后，进行一蚀刻步骤除去部分的第一介电层75，以裸露出基极上端的一部份区域，如图2C所示。之后，以化学气相沉积法在约500℃至700℃之间，沉积一第二介电层80覆盖此裸露出的基极上端的一部份区域，如图2D所示。此第二介电层80的材质主要是一种具有选择性沉积的物质，比如复晶硅锗，其只会沉积在材质为多晶硅的基极20表面上，而不会沉积在第一介电层75的上，故此为一种具有自我对准的沉积方法。如图2D所示，我们可以发现此第二介电层80的表面积与宽度均较原本基极20的该部份区域的的面积更大。因此，有利于基极与导线间的连接与增加接触的面积。然后，以此第二介电层80为一幕罩，进行一非等向性蚀刻除去部分第一介电层75，以裸露出轻掺杂集电极25与轻掺杂发射极30的大部份。位于第二介电层80下方的部分未被除去的第一介电层则作为基极20的侧壁85，如图2E所示。之后，再以第二介电层80作为幕罩进行一离子植入以产生集电极90与发射极95，如图2F所示。然后，以离子化金属等离子体法(IMP)沉积一金属层100，比如钛、钴或镍，以覆盖MOS晶体管、集电极90与95发射极表面，如图2G所示。然后，进行一加热步骤，使得第二介电层80、集电极90、与发射极95的表面均与金属起作用，而形成硅化金属层(105、110、115)，如图2H所示。此硅化金属层(105、110、115)可以降低基极20、集电极90、与发射极95的电阻值，故可避免因为尺寸缩小而产生的问题。最后，再除去此金属层，如图2I所示，便完成本发明的MOS晶体管。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或替换，均应包括在权利要求所限定的专利范围内。
权利要求
1.一种增加基极表面积的方法，其特征在于，至少包含下列步骤提供一结构，该结构至少包含一底材，在该底材上至少包含一基极氧化层，一基极位于该基极氧化层上，该底材内至少包含一轻掺杂集电极及一轻掺杂发射极；形成一第一介电层以覆盖该底材、该基极氧化层、该基极、该轻掺杂集电极、与该轻掺杂发射极；蚀刻该第一介电层以裸露出该基极的一部份区域；选择性沉积一第二介电层以覆盖于该基极的该部份区域，其中该第二介电层将该基极的该部分区域包覆在其中；以及以该第二介电层为一幕罩，蚀刻部份该第一介电层以裸露出该轻掺杂集电极与该轻掺杂发射极，部份剩余在该基极表面的该第一介电层则作为该基极的一侧壁。
2.如权利要求1所述的方法，其特征在于，该方法还包括一离子植入步骤以形成集电极与发射极。
3.如权利要求1所述的方法，其特征在于，所述第一介电层为一层氧化硅层。
4.如权利要求1所述的方法，其特征在于，所述第一介电层为一层氮化硅层。
5.如权利要求1所述的方法，其特征在于，所述第二介电层为一层复晶硅锗层。
6.如权利要求5所述的方法，其特征在于，所述复晶硅锗层是以化学气相沉积法形成。
7.如权利要求6所述的方法，其特征在于，所述化学气相沉积法是在约500℃至700℃进行。
8.如权利要求1所述的方法，其特征在于，该方法还包括下列步骤进行一离子植入步骤以形成集电极与发射极形成一金属层覆盖该集电极、该发射极、该侧壁、与该第二介电层；进行一加热步骤以形成一硅化金属层于该第二介电层表面上；以及除去该金属层。
9.如权利要求8所述的方法，其特征在于，所述金属层的的材质是选自于钛、钴、及镍之一。
10.如权利要求8所述的方法，其特征在于，所述金属层是以离子化金属等离子体法沉积。
11.一种形成金属氧化物半导体晶体管的方法，其特征在于，至少包括下列步骤提供一底材；形成一基极氧化层于该底材上；形成一基极于该基极氧化层上；形成一轻掺杂集电极与一轻掺杂发射极于该底材上；形成一第一介电层以覆盖该底材、该基极、该轻掺杂集电极、与该轻掺杂发射极；蚀刻该第一介电层以裸露出该基极的一部份区域；选择性沉积一第二介电层以覆盖于该基极的该部份区域，其中，该第二介电层将该基极的该部分区域包覆在其中；以该第二介电层为一幕罩，蚀刻部份该第一介电层以裸露出该轻掺杂集电极与该轻掺杂发射极，部份剩余在该基极表面的该第一介电层则作为该基极的一侧壁；进行一离子植入以形成集电极与发射极；形成一金属层以覆盖该集电极、该发射极、该侧壁、与该第二介电层；进行一加热步骤以形成一硅化金属层于该第二介电层表面上；以及蚀刻以除去该金属层。
12.如权利要求11所述的方法，其特征在于，所述第一介电层为一层氧化硅层。
13.如权利要求11所述的方法，其特征在于，所述第一介电层为一层氮化硅层。
14.如权利要求11所述的方法，其特征在于，所述第二介电层为一层复晶硅锗层。
15.如权利要求14所述的方法，其特征在于，所述复晶硅锗层是以化学气相沉积法形成。
16.如权利要求15所述的方法，其特征在于，所述化学气相沉积法是在约500℃至700℃进行。
17.如权利要求11所述的方法，其特征在于，所述金属层的的材质是选自于钛、钴、及镍之一。
18.如权利要求11所述的方法，其特征在于，所述金属层是以离子化金属等离子体法沉积。
全文摘要
本发明提供一种形成一具有自我对准及硅化金属层覆盖的基极的金属氧化物半导体晶体管的方法。本方法主要是沉积一具有选择性的介电层，比如复晶硅锗于基极的上端，以增加表面积。然后，在其表面形成一硅化金属层以降低电阻值。因此，所形成的基极较传统方法所形成的有较大的接触面积且更易于与导线连接，故可增进金属氧化物半导体晶体管的效率。此基极具有较大的表面积与较低的电阻值，故此方法适合用于当集成电路尺寸越来越小的制程中。
文档编号H01L29/78GK1450602SQ0214695
公开日2003年10月22日 申请日期2002年10月28日 优先权日2001年10月31日
发明者张鼎张, 郑晃忠, 杨正杰 申请人:联华电子股份有限公司