专利名称：多层金属层半导体元件及其制造方法
技术领域：
本发明涉及一种在多层金属半导体元件中运用多层蚀刻中止层的半导体制程，特别是涉及一种多层金属层半导体元件及其制造方法。
背景技术：
半导体元件的膜层可藉由微影制程来形成及图案化，微影制程是形成一上光阻层并选择性硬化，以及藉由暴露于光线图案下且移除未曝光的部分来进行上光阻层的蚀刻。光阻层的图案则可用藉由蚀刻转移至位于其下的半导体元件的膜层之上。
在许多情况中，位于半导体元件上层的膜层需被图案化但不需要将图案延伸至此一膜层下方的其他材料层。但在许多例子中位于下方的材料层仍会被蚀刻膜层的蚀刻剂所影响。为了避免蚀刻位于下方的材料层，一蚀刻中止层会形成于待蚀刻膜层即位于其下方的材料层之间。例如，一蚀刻中止层会沉积于一金属层之上，以作为停止蚀刻位于金属层上方的绝缘层之用。据此，一蚀刻剂将具有选择性，相较对于蚀刻中止层的蚀刻速率而言，对于绝缘层会具有实质上高的蚀刻速率，因此当蚀刻剂触及蚀刻中止层时，蚀刻会停止或是蚀刻速率会急遽减缓。如果需要移除第一蚀刻制程所暴露出来的蚀刻中止层，可以使用一第二蚀刻剂。第二蚀刻剂可选择性移除蚀刻中止层的材料而不移除下层的金属层的材料。接着，可以继续在金属层上进行制程步骤。
蚀刻中止层在使用上的问题在于，蚀刻中止层会削弱半导体元件堆叠层内的化学附着力。化学附着力的削弱的问题在元件的应用时需暴露于高机械应力处，例如打线焊垫(wire-bonding pad)，会特别严重。在制程的过程中和后续元件操作过程中，打线焊垫会将机械应力导入位于其下的半导体膜层中。例如，将一打线焊垫接触一半导体元件，一热金属球会压在半导体元件的接触垫上。为了和接触垫形成金属焊接，会在金属球和接触垫上施加一压力。压力会对位于下方的接触垫施加一不均匀的应力，而应力和弯曲会造成位于下方的膜层间发生，例如，彼此剥离。
更有甚者，甚至在金属球黏接到半导体元件的接触垫上之后，热制程循环和最终半导体封装中其他的实体应力都会导致打线焊垫和位于其下的半导体元件膜层间的滑动。这些应力导致膜层间的化学附着力被破坏而使得膜层间彼此剥离。如上所述，对蚀刻中止层的打线焊接对剥离特别敏感。
由此可见，上述现有的半导体元件及其制造方法在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决现有的半导体元件及其制造方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的多层金属层半导体元件及其制造方法，便成了当前业界极需改进的目标。
有鉴于上述现有的半导体元件及其制造方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的多层金属层半导体元件及其制造方法，能够改进一般现有的半导体元件及其制造方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的半导体元件及其制造方法存在的缺陷，而提供一种新型的多层金属层半导体元件及其制造方法，所要解决的技术问题是使其减缓置放于半导体元件膜层上的结构的机械应力效应，从而更加适于实用。
本发明的另一目的在于，克服现有的半导体元件及其制造方法存在的缺陷，而提供一种新的多层金属层半导体元件及其制造方法，以解决消减蚀刻中止层和其他半导体元件膜层间的化学键的技术问题，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种多层金属层半导体元件，该元件包括一第一金属层；一第一蚀刻中止层覆盖于该第一金属层之上；一第一绝缘层覆盖于该第一蚀刻中止层之上；一第二金属层覆盖于该第一绝缘层之上；一第二蚀刻中止层覆盖于该第二金属层之上；一第二绝缘层覆盖于该第二蚀刻中止层之上；以及一第三金属层覆盖于该第二绝缘层之上，其中该第二蚀刻中止层和该第一蚀刻中止层对于相邻的膜层具有不同强度的附着力。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的多层金属层半导体元件，其中所述的第二蚀刻中止层相较于该第一蚀刻中止层对于相邻的膜层具有较高的附着力。
前述的多层金属层半导体元件，其中所述的第二蚀刻中止层和该第一蚀刻中止层是由不同的材料所形成。
前述的多层金属层半导体元件，其中所述的第二蚀刻中止层的材料是选自于由氧化硅、碳化硅、碳氧化硅、碳氮化硅、氮化硅以及碳化物和氮化物的组合材料所组成的族群。
前述的多层金属层半导体元件，其中所述的第二蚀刻中止层是于氧化硅、碳化硅、碳氧化硅、碳氮化硅、氮化硅以及碳化物和氮化物的组合材料经由氢气、氮气、氦气、氩气、氧气、氨气、氟、一氧化二氮、甲烷、气体、离子或电子束其中之一或是任意组合进行处理。
前述的多层金属层半导体元件，其更包括一黏着层位于该第二蚀刻中止层和相邻的膜层之间。
前述的多层金属层半导体元件，其中所述的第二蚀刻中止层相较于该第一蚀刻中止层是由不同的沉积制程所形成。
前述的多层金属层半导体元件，其中形成该第二蚀刻中止层的制程包括氧化铜还原制程。
前述的多层金属层半导体元件，其中形成该第二蚀刻中止层的制程包括暴露该第二蚀刻中止层的表面或紧邻其下的膜层表面于氦气或氩气之中。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种多层金属层半导体元件的制造方法，该方法包括形成一第一金属层；形成一第一蚀刻中止层覆盖于该第一金属层之上；形成一第一绝缘层覆盖于该第一蚀刻中止层之上；形成一第二金属层覆盖于该第一绝缘层之上；形成一第二蚀刻中止层覆盖于该第二金属层之上；形成一第二绝缘层覆盖于该第二蚀刻中止层之上；以及形成一第三金属层覆盖于该第二绝缘层之上，其中该第二蚀刻中止层和该第一蚀刻中止层对于相邻的膜层具有不同强度的附着力。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的多层金属层半导体元件的制造方法，其中形成的该第二蚀刻中止层相较于该第一蚀刻中止层对于相邻的膜层具有较高的附着力。
前述的多层金属层半导体元件的制造方法，其中所述的第二蚀刻中止层和该第一蚀刻中止层是由不同的材料所形成。
前述的多层金属层半导体元件的制造方法，其中所述的第二蚀刻中止层是使用氢气或氮化物处理而形成。
前述的多层金属层半导体元件的制造方法，其更包括一黏着层位于该第二蚀刻中止层之上或之下。
前述的多层金属层半导体元件的制造方法，其中所述的第二蚀刻中止层相较于该第一蚀刻中止层是由不同的沉积制程所形成。
前述的多层金属层半导体元件的制造方法，其中形成该第二蚀刻中止层的制程包括暴露该第二蚀刻中止层的表面或紧邻其下的膜层表面于氦气或氩气之中。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了达到上述目的，本发明提供了一种多层金属层半导体元件及其制造方法。本发明所述的方法和结构是利用不同的结构且/或制程来形成元件中的蚀刻中止层。例如，若是半导体制程中使用四层蚀刻中止层，其中三层可使用碳化硅材料，而其他的蚀刻中止层则使用碳氧化硅、碳氮化硅或是氮化硅材料。结构和制程的分配可根据设计目的的需要来进行改变调整。例如四层中的两层可使用上述所列的材料而另外两层则可使用其他材料。
制程和材料的选用可根据设计目的的需要，例如根据堆叠中在不同膜层上所施加的相关应力，来进行改变调整。最上层的膜层会面临最高的机械应力。据此，在一些实施例中最上层的蚀刻中止层是最适化为和其他膜层具有最高化学附着力的膜层，即使这样也导致制造成本昂贵和制程上的困难，因为由半导体制程最上的膜层的形成是最困难的。另一可能的结构以形成多层蚀刻中止半导体堆叠是包括在蚀刻中止层和其他材料层间提供黏着层(约20埃至50埃)。其他的制程亦可用来加强蚀刻中止层和其他膜层间的化学附着力。例如，制程可以包括藉由氢气或是氨气处理的氧化铜还原制程。
其他制程和材料，包括藉由氨气处理的氮化铜制程，也可使用来增强某些高应力光阻层。膜层是在150瓦至800瓦的功率下在摄氏300度至400度沉积而得。运用沉积膜层的功率和压力范围是为业界均知悉的技术，另可使用不同的制程来增加一或多蚀刻中止层的化学附着力，例如将一或多蚀刻中止层暴露于氦气或氩气中以增加膜层表面的粗糙度。
借由上述技术方案，本发明多层金属层半导体元件及其制造方法至少具有下列优点所述的结构及方法可减缓置放于半导体元件膜层上的结构的机械应力效应。特别的是，所述的结构和方法可避免消减蚀刻中止层和其他半导体元件膜层间的化学键。
综上所述，本发明具有上述诸多优点及实用价值，其不论在产品结构、制造方法或功能上皆有较大改进，在技术上有较大进步，并产生了好用及实用的效果，且较现有的半导体元件及其制造方法具有增进的多项功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图1绘示具有焊垫及焊接连节于最上层的具有四层金属层的半导体元件的剖面示意图。
图2A～2D绘示部分制程形成如图1所示的半导体元件的剖面示意图。
图2B为具有瑕疵的彩色滤光片部分剖面示意图。
图3绘示具有机械应力位于元件膜层之上的半导体元件的剖面示意图。
图4提供应力曲线图，绘示元件的各膜层的水平位置和该位置应力的图示。
100半导体元件 102基材104、112、118、130、132金属层 105接触窗106、114、120、124蚀刻中止层110介层窗108、116、122、126介电层134、138氮化被动层136铝接触垫 140打线焊点142线 202光阻层203蚀刻制程 204离子轰击具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的多层金属层半导体元件及其制造方法其具体实施方式
、结构、制造方法、步骤、特征及其功效，详细说明如后。
请参阅图1所示，绘示半导体元件100的剖面示意图，半导体元件100具有金属层104、112、118、130以及使用蚀刻中止层106、114、120、124。蚀刻中止层在蚀刻制程蚀穿位于其上的介电层108、116、122、126后停住蚀刻以避免蚀刻制程蚀入基材102或是金属层104、112、118，介电层108、116、122、126包括低介电系数介电材料。在图式的实施例中，蚀刻完成后可形成接触窗105和介层窗110。接触窗105和介层窗110分别用来连接第二层金属层112至第一金属层104/基材102以及连接接续的金属层112、118、130至每一其他金属层。图1是加以简化故未详细绘示第三金属层和第四金属层间的连接，但这些连接的结构与制程均和前述形成接触窗105和介层窗110相似。
由底层开始，半导体100的特别结构将描述如下。底层或是最低层为基材102，基材102可以为硅基材或是其他结晶半导体。基材102也可以是在绝缘层上成长的多晶硅结构(绝缘层上有硅技术)或是位于其他硅层之上的多晶硅结构。在本实施例中，在基材上的是第一金属层104。虽然所有的实施例均叙述于此，但实际使用的膜层是基于设计的选择而非发明的要求。本发明所请求的保护范围当根据申请专利范围而定，不应受到本发明低介电系数介电层108在第二金属层112及第一金属层104/基材102间提供绝缘。为了在第二金属层112和基材102间形成接触，蚀穿介电层108以形成接触窗105。若无蚀刻中止层，蚀刻剂可在介电层108内形成接触窗105并且可能继续向下蚀刻第一金属层104和/或基材102。所以，蚀刻中止层106可以避免过蚀刻而向下蚀刻第一金属层104和/或基材102。蚀刻中止层106和蚀刻剂需经过选择以使蚀刻剂会选择对介电层108的蚀刻远超过蚀刻中止层106。
在完成接触窗105的蚀刻之后，一第二蚀刻剂适用于移除位于接触窗105内留存的蚀刻中止层106。第二蚀刻剂会选择对蚀刻中止层106进行蚀刻而非对位于其下的第一金属层104和/或基材102进行蚀刻。藉由这样的方式，可以避免对下层的膜层产生过蚀刻。如前述形成接触窗105之后，第二金属层112沉积于整个图案化介电层108之上，而金属亦会沉积入接触窗105之内而与第一金属层104和/或基材102形成接触。以覆盖绝缘层和金属层重复这样的制程并使用蚀刻中止层114、120、124以形成接续的介层窗110和其他结构来进行接续金属层间的连结，以及避免图示中对金属层过蚀刻的问题。据此，蚀刻中止层除了金属层之外还可以保护位于其下方的膜层。在此所叙述的技术更可适用于任何一实施例之中。
最后，顶金属层130形成于元件100的顶部。铝接触垫(未绘示于图上)形成于顶金属层130的顶部。铝接触垫被氮化被动层(未绘示于图上)所围绕，以及对线142末端的打线焊点140提供一接触垫。在习知半导体封装制程中，线142和打线焊点140是用于连结元件100到元件100所固设的封装(未绘示)之上。虽然本实施例是提供打线的例子，但是其他的焊接方式，包括金属焊垫、金属焊接和其他连接到硅基材的方式都可适用于本发明。本实施例所叙述的方法是可为任何焊接方法避免应力。
焊接连结半导体元件100的本质在于半导体元件的膜层在焊垫的位置会较其他位置接受较多的应力。一般而言，在元件内部越远离焊垫的位置应力分布的越广。因此，应力最高的点是朝向膜层堆叠的顶部及位于打线焊点140下面的位置。除非半导体元件经过小心的设计已在膜层间保有好的化学附着力，否则半导体元件的膜层间会发生剥离或分离的情形。习知元件并未察知较上层的蚀刻中止层间结合力的异常脆弱，因此并未提出不同的制程或材料来修饰这些较上层的膜层。本说明书所述的实施例教示使用不同的材料和制程技术来做调整而能获得最大的强度和最高的制程效率。
请参阅图2A所示，是特别叙述及绘示一使用蚀刻中止层106以向半导体元件内形成或蚀刻一垂直结构的制程。在图2A中，提供一半导体基材102，一第一金属层104、一蚀刻中止层106及一低介电系数介电层108依序沉积于半导体基材102之上。一光阻层202形成于低介电系数介电层108之上以定义后续蚀刻的图案。图案化后的光阻层为不需要被蚀刻的区域提供保护。蚀刻制程203将是具有选择性的蚀刻低介电系数介电层108而非去蚀刻光阻层202和位于低介电系数介电层108下方的蚀刻中止层106以避免继续向下蚀刻第一金属层104和半导体基材102。
请参阅图2B所示，是绘示图2A中介电系数介电层108经前述的蚀刻制程并移除光阻层202之后的剖面示意图。在图2B中发生一第二蚀刻制程，藉由干式蚀刻的离子轰击204来移除位于接触窗105内的蚀刻中止层106。此一蚀刻将是选择性针对蚀刻中止层106而非位于其下方的金属层104和半导体基材102。
请参阅图2C所示，是绘示一第二金属层112形成于低介电系数介电层108之上并填满接触窗105的剖面示意图。如图所绘示，蚀刻形成的轮廓具有一程度的改变而形成向下渐缩的接触窗，这例如可用一或多次湿式(均向)蚀刻制程蚀刻低介电系数介电层108和蚀刻中止层106而成。如图所示，因为蚀刻中止层106留存于低介电系数介电层108及金属层104和半导体基材102之间，又因为蚀刻中止层106和其他膜层的化学附着力较其他膜层间的化学附着力差，这一区域对于后续的机械应力特别敏感。
请参阅图2D所示，是绘示已完成的半导体元件100的剖面示意图。图2C和图2D所示的多步骤制程反复实施以形成另外的绝缘层于金属层之间、介层窗则形成于不同的导体层或金属层之间、以及形成蚀刻中止层以使选择性蚀刻介层窗或其他半导体结构至一适当的深度。每一存在蚀刻中止层的膜层，半导体结构都易因机械应力而引发的剥离或分离效应而受到损伤。
请参阅图3所示，是绘示依前述图示制程所形成的部分半导体电路并具有打线焊点140位于其上的剖面示意图。力量向量kx和ky 302是为一物理力的分力，物理力是由打线焊点140所提供的实体连接所施加于半导体元件100之上。如前所述，一般而言，在离开焊接点较远的位置力量会减弱。据此，离开焊接点的距离和半导体元件的膜层上所受的应力成反比的关系是为一般性原则，透过膜层的应力本身并非必须单调地依循这样递减的原则。例如，虽然在大多数例子中，由于焊接结构，在最上一膜层会看到最高的应力或是推挤，在一些例子中，第一层相较于例如第二层会观察到较大的应力。或是第三层会观察到相较第二层较大或是较小的应力，因此，本发明上述适用于降低影响的原则，可根据设计上的需求适用至不同膜层之中。
请参阅图1相关叙述完成的元件100，四层蚀刻中止层106、114、120、和124均代表当焊接元件引致物理应力于元件之上时会发生剥离的脆弱区域。为处理在这些膜层观察到不同的应力，及例如在最上层观察到最高的应力，三层蚀刻中止层是为碳化硅材料，而其他层(最高层)的蚀刻中止层则可由氧化硅、碳氧化硅、碳氮化硅、氮化硅或碳化物和氮化物的组合材料所形成。最高层蚀刻中止层124可设计使用不同的材料且/或制程来形成以抵抗应力或剥离。
根据设计的目的，材料且/或制程的分隔可以被打破。例如，四层中的两层采用前述材料之中的一种而另外两层采用例外一种材料。根据设计的目的，材料且/或制程的分隔可以被打破而应用各种组合，设计的目的例如可根据应力分配于堆叠中不同的膜层。最上层一般会观察到最高的应力。据此，在一些实施例中最上层的蚀刻中止层124会将之最适化成具有最强化学附着力者。另一可能的结构以形成多层蚀刻中止半导体堆叠是包括在蚀刻中止层和其他材料层间提供黏着层(约20埃至50埃)。其他的制程亦可用来加强蚀刻中止层和其他膜层间的化学附着力。例如，制程可以包括藉由氢气或是氨气处理的氧化铜还原制程。其他制程和材料，包括藉由氨气处理的氮化铜制程，也可使用来增强某些高应力光阻层。膜层是在150瓦至800瓦的功率下在摄氏300度至400度沉积而得。运用沉积膜层的功率和压力范围是为业界均知悉的技术，另可使用不同的制程来增加一或多蚀刻中止层106、114、120、124的化学附着力，例如将一或多蚀刻中止层暴露于氦气或氩气中以增加膜层表面的粗糙度。此外，亦可将蚀刻中止层暴露于氢气、氮气、氧气、氨气、氟、一氧化二氮、或甲烷其中之一或是上述气体任意组合的气体之中。除了气体处理外，也可以对蚀刻中止层以离子或电子束进行轰击。
请参阅图4所示，是提供应力曲线图，是绘示导入特别制程且/或材质以形成蚀刻中止层的重要以及在某些膜层中形成硬的或具更佳结合能力的蚀刻中止层会较在其他膜层中形成更为重要。如图所示，将各膜层位于焊垫140下方的X位置和该位置的应力大小作图。图示的目的是为看出特别应力的所在，前述的技术可用来补偿本例子中，特别是在第四蚀刻中止层(ESL4)124上所观察到的高程度应力。
例如，图中显示，在第四层蚀刻中止层124，最高的蚀刻中止层，和其他蚀刻中止层106、114、120之间，应力的分配有极显著的差异存在。如图4所示，由峰值应力来看，这个差异约为两倍。但是，由图中亦可看出第二层蚀刻中止层114所观察到的应力低于第一蚀刻中止层。因此，需要确认使用上述的一些技术在第一蚀刻中止层106导入较强的化学附着力。本发明在此不仅特别在严谨的技术中使用不同的制程，而且运用这些制程以发挥最佳的影响、达到最高的效益和得到最强固的半导体设计。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种多层金属层半导体元件，其特征在于其包括一第一金属层；一第一蚀刻中止层覆盖于该第一金属层之上；一第一绝缘层覆盖于该第一蚀刻中止层之上；一第二金属层覆盖于该第一绝缘层之上；一第二蚀刻中止层覆盖于该第二金属层之上；一第二绝缘层覆盖于该第二蚀刻中止层之上；以及一第三金属层覆盖于该第二绝缘层之上，其中该第二蚀刻中止层和该第一蚀刻中止层对于相邻的膜层具有不同强度的附着力。
2.根据权利要求1所述的多层金属层半导体元件，其特征在于其中所述的第二蚀刻中止层相较于该第一蚀刻中止层对于相邻的膜层具有较高的附着力。
3.根据权利要求1所述的多层金属层半导体元件，其特征在于其中所述的第二蚀刻中止层和该第一蚀刻中止层是由不同的材料所形成。
4.根据权利要求3所述的多层金属层半导体元件，其特征在于其中所述的第二蚀刻中止层的材料是选自于由氧化硅、碳化硅、碳氧化硅、碳氮化硅、氮化硅以及碳化物和氮化物的组合材料所组成的族群。
5.根据权利要求3所述的多层金属层半导体元件，其特征在于其中所述的第二蚀刻中止层是于氧化硅、碳化硅、碳氧化硅、碳氮化硅、氮化硅以及碳化物和氮化物的组合材料经由氢气、氮气、氦气、氩气、氧气、氨气、氟、一氧化二氮、甲烷、气体、离子或电子束其中之一或是任意组合进行处理。
6.根据权利要求1所述的多层金属层半导体元件，其特征在于其更包括一黏着层位于该第二蚀刻中止层和相邻的膜层之间。
7.根据权利要求1所述的多层金属层半导体元件，其特征在于其中所述的第二蚀刻中止层相较于该第一蚀刻中止层是由不同的沉积制程所形成。
8.根据权利要求7所述的多层金属层半导体元件，其特征在于其中形成该第二蚀刻中止层的制程包括氧化铜还原制程。
9.根据权利要求7所述的多层金属层半导体元件，其特征在于其中形成该第二蚀刻中止层的制程包括暴露该第二蚀刻中止层的表面或紧邻其下的膜层表面于氦气或氩气之中。
10.一种多层金属层半导体元件的制造方法，其特征在于其包括形成一第一金属层；形成一第一蚀刻中止层覆盖于该第一金属层之上；形成一第一绝缘层覆盖于该第一蚀刻中止层之上；形成一第二金属层覆盖于该第一绝缘层之上；形成一第二蚀刻中止层覆盖于该第二金属层之上；形成一第二绝缘层覆盖于该第二蚀刻中止层之上；以及形成一第三金属层覆盖于该第二绝缘层之上，其中该第二蚀刻中止层和该第一蚀刻中止层对于相邻的膜层具有不同强度的附着力。
11.根据权利要求10所述的多层金属层半导体元件的制造方法，其特征在于其中形成的该第二蚀刻中止层相较于该第一蚀刻中止层对于相邻的膜层具有较高的附着力。
12.根据权利要求10所述的多层金属层半导体元件的制造方法，其特征在于其中所述的第二蚀刻中止层和该第一蚀刻中止层是由不同的材料所形成。
13.根据权利要求10所述的多层金属层半导体元件的制造方法，其特征在于其中所述的第二蚀刻中止层是使用氢气或氮化物处理而形成。
14.根据权利要求10所述的多层金属层半导体元件的制造方法，其特征在于其更包括一黏着层位于该第二蚀刻中止层之上或之下。
15.根据权利要求10所述的多层金属层半导体元件的制造方法，其特征在于其中所述的第二蚀刻中止层相较于该第一蚀刻中止层是由不同的沉积制程所形成。
16.根据权利要求15所述的多层金属层半导体元件的制造方法，其特征在于其中形成该第二蚀刻中止层的制程包括暴露该第二蚀刻中止层的表面或紧邻其下的膜层表面于氦气或氩气之中。
全文摘要
本发明是有关于一种多层金属层半导体元件及其制造方法。该多层金属层半导体元件包括一第一金属层；一第一蚀刻中止层；一第一绝缘层；一第二金属层；一第二蚀刻中止层；一第二绝缘层；及一第三金属层。该制造方法包括形成一第一金属层；形成一第一蚀刻中止层覆盖于该第一金属层上；形成一第一绝缘层覆盖于该第一蚀刻中止层上；形成一第二金属层覆盖于该第一绝缘层上；形成一第二蚀刻中止层覆盖于该第二金属层上；形成一第二绝缘层覆盖于该第二蚀刻中止层上；及形成一第三金属层覆盖于该第二绝缘层上，其中该第二蚀刻中止层和该第一蚀刻中止层对于相邻的膜层具有不同强度的附着力。本发明可减缓置放于半导体元件膜层上的结构的机械应力效应。
文档编号H01L21/768GK1855473SQ200610065350
公开日2006年11月1日 申请日期2006年3月17日 优先权日2005年4月28日
发明者黄泰钧, 姚志翔, 纪冠守, 夏劲秋, 梁孟松 申请人:台湾积体电路制造股份有限公司