半导体元件与其制造方法

专利名称：半导体元件与其制造方法
技术领域：
本发明涉及一种半导体元件与其的制造方法，特别是涉及一种有关于制造半导体元件的方法，以在使用选择性磊晶生长(Selective EpitaxialGrowth；SEG)于应变硅制作时减少不受欢迎的负载(Local Loading)。
背景技术：
使用半导体的电子装置已运用于广泛的各种应用中，其提供计算能力和资料储取，不仅使大和小电脑的操作，并使如电子游戏机、家庭娱乐系统、电话及其他通讯设备的事物都变成可能。科技的进步不仅使上述装置的构造得以完成，同时也使上述装置更具效能、更易携带且更容易负担得起。
半导体实际上是一种材料，其可在特定情形下形成导电体，例如可使用如离子化的硼或磷的掺质来处理硅，以使其导电能力可因电场的存在(或消失)而启动或关闭，而可建构利用此特性的小型电子元件(Device)，如电晶体。电晶体是一种可用来控制电流量(一般是小电流量)的微小开关。例如电脑是利用数千个这种微小开关来传送可让它们快速地执行复杂运算的电子讯号。
例示性电晶体是如图1所示，图1是绘示金属氧化半导体场效电晶体(MOSFET)10的基本元件的剖面示意图。掺杂后的硅形成基材15，其上形成有各种元件。电晶体10包括具有闸极电极25的闸极20，，闸极电极25是由例如金属的导电材料所制成，，电晶体10并藉由薄闸极氧化层30而与基材15分离。在图1的电晶体10中，间隙壁35是位于闸极电极25的任一侧，称为源极40和汲极45的导电区是分别形成于基材15上的间隙壁35的任一侧。源极40、汲极45和闸极电极25是分别耦合于电性接触50、51和52，每一个电性接触50、51和52可依次连接至外部元件(未绘示)，以在适当的时候使电流流入或流出此些电晶体元件。当透过电性接触52施加一微小电荷至闸极电极25时，电流会经由通道区5而流通在源极40和汲极45之间。此些MOSFET电晶体是非常微小，例如金属氧化半导体场效电晶体(MOSFET)10的闸极电极25的宽度可不大于100nm。
如上所述，数千甚至数百万个此些电晶体可应用于甚至是小型个人电脑的制造中。由于尺寸小，庞大数量的电晶体可形成于单一基材上，如图2所示。图2是绘示半导体元件55的剖面示意图，其是在基材15上形成有一些个别的MOSFET电晶体10。为了便于说明起见，此些元件皆全被绘示为相同元件，但其他型式元件的组成亦是可行且典型的(虽然通常是有许多实质上相同的半导体元件出现)。图2的电晶体10皆是实质相同的，故选定的参考符号只应用于其中之一者。如图1所示，此些元件对外部的连接并未被绘示出；有些电晶体是互相连接，而有些电晶体则是连接至外部元件(亦未绘示)。值得注意的是，“半导体元件”的用语是被广义地应用，以包括完整且已制造完成的单元、或是只是完整单元的一部分。明显地，图2是绘示完整单元的一小部分。
此完整单元(未绘示)一旦完成后，即被封入常见(通常是黑色的)的塑胶封装材料中，以形成晶片。一些引线(或接脚)一般会由晶片延伸出，以促进内部和外部电路间的连接。然而，有一些制程步骤是半导体在封装前经过的。半导体元件的制程步骤是为数众多且种类繁多的，但可概括地描述大体上的方法。
制程一般是以提供一基材来开始，如图1和图2所示的基材15，基材15通常为称为晶圆的硅薄片。然后，此硅晶圆经过掺杂后，接着经过一连串的步骤，其中沉积或选择性地蚀刻掉各种材料。这样，如图2所示的MOSFET电晶体10可形成于晶圆基材15的表面上，虽未绘示在图2中，此些电晶体(和其他组成元件)是相互连接，以形成可进行晶片所需的各种功能的电路。
尽管已有多个发展完成，半导体业仍有一种持续的驱动力，以在单一晶片上产生更密集的电子元件的集合。此考虑到使晶片具有更强大的功能或做得更微小，或二者兼具。晶片运算的速率亦可藉由缩小晶圆上的元件尺寸和元件设置得更密集来提升。然而，电子组成元件现已相当小，运算速度的提升并不一定需单纯地来自于元件尺寸的缩小。
其中一个速度提升的方法是使用应变硅在半导体元件的构造中，应变硅是利用基材材料的特性，即当硅的晶格被少量拉伸(或压缩)时，在某些应用中，此种硅可使电荷载子更快速地通过。一种完成此拉伸的方式是沉积硅和锗的合金在现有的硅层上，接着，在硅锗层上沉积一层薄硅晶层。在硅锗合金中的锗使在硅晶层上的原子由其正常位置被稍微拉开来，因而形成应变硅的拉伸。利用选择性磊晶生长(SEG)技术来形成应变硅的方法的问题为局部负载(Local Loading)。局部负载是发生在例如其某一区域的组成元件分布较另一区域密集的晶圆。例如在图2中，区域X是图案化密度较低的区域，此可能与例如输入/输出(I/O)功能有关，其需比区域Y较少的组成元件数。区域Y是图案化密度较高的区域，其可能为例如元件的记忆体电路部分。此会在在选择性磊晶生长(SEG)进行时会易发生特别不受欢迎的缺乏平坦的现象，因而导致局部负载效应，例如形成于较隔离的电晶体的源极和汲极区中的空洞(Voids)。图3是绘示如图2(此是较理想地绘示)所示的半导体元件55的示意图，其绘示形成于硅锗源极和汲极区中的空洞60。空洞60可为较薄的硅锗的一区域、或由未完成的硅锗沉积所造成的结果。此些型式的空洞可使元件性能降级，并可成为后续制程步骤的缺陷源头。因此，需要一种可利用以选择性磊晶生长(SEG)来生产应变硅的好处的方法，并同时避免其不受欢迎的后果，如上述的源极和汲极空隙，本发明即是提供此解决方法。
由此可见，上述现有的半导体元件在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的半导体元件与其制造方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的半导体元件及其制造方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的半导体元件及其制造方法，能够改进一般现有的半导体元件及其制造方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容
本发明的主要目的在于，克服现有的半导体元件制造方法存在的缺陷，而提供一种新型结构的半导体元件制造方法，所要解决的技术问题是使其使用选择性磊晶生长技术来在半导体晶圆上形成电子组成元件部分，如MOSFET电晶体的源极和汲极，从而更加适于实用。
因此，本发明的一方面是在于提供一种半导体元件的制程方法，其包括提供半导体基材，以支持至少一电子组成元件的制造；评估所提出的元件密度，以决定是否需要减少局部负载效应，若是，则形成虚拟图案来进行选择性磊晶生长，并设置虚拟图案在半导体基材上。虚拟图案可包括有一或多个凹陷，凹陷中的材料会磊晶生长，再被电性隔绝，因而可减少或消灭局部负载效应，却不会干扰半导体元件的操作。
本发明的另一目的在于，克服现有的半导体元件存在的缺陷，而提供一种新的半导体元件，其至少包含形成有第一凹陷和至少一个第二凹陷的半导体基材，第一凹陷和至少一个第二凹陷每一者含有磊晶成长的材料，第一凹陷中的磊晶成长的材料是形成电子元件的组成元件部分，并形成原先设计的组成元件配置的部分；第二凹陷中的磊晶成长的材料是被电性隔绝，并根据本发明的实施例形成虚拟图案。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种用以制造一半导体元件的方法，其特征在于至少包含提供一半导体基材，该半导体元件具有一上表面；形成一第一凹陷在该半导体基材的该上表面上；形成至少一第二凹陷在该半导体基材的该上表面上；成长一第一磊晶区在该第一凹陷中；以及成长一第二磊晶区在该第二凹陷中；其中该第二磊晶区是电性隔绝，藉以在制造过程中做为一虚拟(Dummy)结构。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的方法，其特征在于更至少包含形成一绝缘层覆盖在该第二磊晶区上。
前述的方法，其中所述的每一该第一磊晶区和该第二磊晶区至少包含锗和碳其中的至少一者。
前述的方法，其中所述的每一该第一磊晶区和该第二磊晶区至少包含硅。
前述的方法，其中所述的每一该第一磊晶区和该第二磊晶区至少包含Sil-xGex，其中x为介于0和1之间的变数。
前述的方法，其中所述的每一该第一磊晶区和该第二磊晶区至少包含SiC。
前述的方法，其中所述的每一该形成该第一凹陷的步骤和该形成该第二凹陷的步骤至少包含沉积一光阻层在该半导体基材的该上表面上；图案化该光阻层，以提供穿过该光阻层的复数个透光区；以及利用一湿蚀刻剂藉由该光阻层中的该些透光区来选择性地蚀刻该半导体基材。
前述的方法，其特征在于更至少包含去除图案化的该光阻层；其中每一该第一磊晶区和该第二磊晶区至少包含锗和碳的其中至少一者。
前述的方法，其特征在于更至少包含形成一闸极在该半导体基材的该上表面上，其中该第一凹陷是设置于与该闸极相邻的位置。
前述的方法，其特征在于更至少包含形成一第三凹陷，并成长填充于该第三凹陷中的一第三磊晶区；其中该闸极是相邻于该第三凹陷，以使该第一磊晶区提供一源极，该第三磊晶区提供一汲极。
前述的方法，其中所述的第二凹陷至少包含复数个凹陷，以形成该虚拟结构，该方法更至少包含成长一磊晶区在每一该些凹陷中，以形成该些虚拟结构。
前述的方法，其特征在于更至少包含形成电性连接至该第一磊晶层的一第一金属层；以及形成一绝缘层在该第二磊晶层上。
前述的方法，其特征在于更至少包含形成一第三凹陷在该半导体基材的该上表面上；成长一第三磊晶区在该第三凹陷中，其中该第三磊晶区至少包含锗和碳的其中至少一者；以及再形成一闸极在该半导体基材的该上表面上，以使该第一磊晶区提供一源极，该第三磊晶区提供一汲极。
前述的方法，其特征在于更至少包含形成至少包含一第一金属的一第一导电层，以电性连接至该第一磊晶区；以及形成至少包含一第二金属的一第二导电层，以电性连接至该第三磊晶区。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体元件，至少包含一半导体基材；一第一磊晶区，形成于该半导体基材上；一第一导电层，至少包含电性连接至该第一磊晶区的一金属；复数个虚拟磊晶区，形成于该半导体基材上；一绝缘层，覆盖住该些虚拟磊晶区；其中，该第一磊晶区和每一该些虚拟磊晶区至少包含锗和碳的其中至少一者。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下为了达到上述目的，本发明提供了一种半导体元件与其制造方法。本发明的磊晶区域可由掺杂硅或硅锗(SiGe)合金所形成。亦可使用其他磊晶材料，例如使用SiC。在本发明的一实施例，可使用依据公式Sil-xGex的磊晶区域材料。虽然非典型的情形，在某些例子中，可使用不同材料在不同的磊晶区域。形成于凹陷内的磊晶区域可为例如是以超高真空化学气相沉积(UHV-CVD)制程来形成于基材上，而其他习用或被发展出的制程亦可被使用。
借由上述技术方案，本发明半导体元件与其制造方法至少具有下列优点减少或消灭局部负载效应，却不会干扰半导体元件的操作。
综上所述，本发明是有关于一种制造应变硅半导体元件的方法，藉以改善磊晶薄膜厚度的不受欢迎的变异。评估本发明所提出的半导体元件的布局与元件配置，以决定相对较低或较高元件密度的区域，来决定局部负载效应的缺陷是否可能发生。若是如此，则产生适合所提出的半导体元件的虚拟图案，并并入至光罩设计中，再与原先提出的元件配置一起设置在基材上。本发明可以减少或消灭局部负载效应，却不会干扰半导体元件的操作。本发明具有上述诸多优点及实用价值，其不论在产品结构、制造方法、或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的半导体元件及其制造方法具有增进的多项功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。


图1是绘示现有习知的MOSFET的基本元件的剖面示意图。
图2是绘示半导体元件的剖面示意图，其是设置有如或相似于第1图的一些个别MOSFET的基材。
图3是绘示如第2图所示的半导体元件的示意图，其绘示有源极和汲极区中的缺陷。
图4A至图4F是绘示根据本发明的实施例的各种制造阶段的半导体元件的剖面示意图。
10电晶体 15基材20闸极25闸极电极30薄闸极氧化层35间隙壁40源极45汲极50、51、52电性接触55半导体元件60空洞400半导体元件405半导体基材 407上表面420电晶体 425闸极435间隙壁 450电性接触453OX/SiN层 455光阻层460、465凹陷 466磊晶区470绝缘层 475导柱480光罩 485布局透光区490虚拟透光区具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的半导体元件与其制造方法其具体实施方式
、结构、制造方法、步骤、特征及其功效，详细说明如后。
本发明的较佳实施例的制作和使用将详述如下，然而，可理解的是，本发明提供许多可应用的发明概念，这些发明概念可实于广泛种类的特定内容。在此讨论的实施例仅为实行和使用本发明的特定方法的揭示，并不限制本发明的范围。本发明将针对特定内容的较佳实施例叙述，即半导体元件包含有设置复数个实质相同的电晶体的基材。然后，本发明亦可应用于其他半导体元件。
本发明是关于半导体元件的制造方法，特定而言，本发明是针对具有减少的局部负载效应的选择性磊晶生长(SEG)技术的实施方法，以形成更平坦的磊晶层。本发明的方法叙述将就包括有硅晶圆基材上的复数个电晶体的半导体元件的制造而论，虽然此实施例为例示性的，而亦可能有其他应用。
图4A至图4F是绘示根据本发明的实施例的各种制造阶段的半导体元件400的剖面示意图。此制程是以提供一合适的硅晶圆半导体基材405来开始，硅晶圆半导体基材405上设置有复数个电晶体(闸极结构)420(当然亦可使用其他合适的基材材料)。在此实施例中，在进行微影之前，沉积OX/SiN层453于半导体基材405的上表面407上，此制造阶段是绘示在图4A中，OX/SiN层453可例如由氧化硅(SiO2)或氮化硅(SiN)所形成。
图4A至图4F所示的每一个电晶体(闸极结构)420的构造相似，虽不一定需相同于图1至图3所示的类似组成元件。如图2和图3所示，电晶体(闸极结构)420的各组成元件的符号只标示于其中一者，为方便起见，其他电晶体(闸极结构)420则视为实质上相同。类似于图1所示的电晶体10，电晶体420包括有闸极425，而在闸极425上为电性接触450，间隙壁435是形成于闸极425的任一侧。亦使用与图2和图3相同的电晶体分布，虽然其他许多布局配置亦可使用。然而，明显的是，此些组成元件的布局是相同于图2和图3，意即如果进行选择性磊晶生长(SEG)时，可能会有发生局部负载效应的缺陷的风险，而在图4A至图4F的实施例中，此制程是被使用的。
如图4B所示，光阻层455是施加至晶圆基材405的上表面407。光阻层或纯粹是阻障层是一种光敏感性材料，其可被图案化为在称为光学微影的制程的一部分，光阻亦可应用为具有已图案化在其中的一系列透光区的图样(未绘示)。然而，在图4A至图4F的实施例中，有提供一光学罩幕(虽未绘示)此罩幕设有一系列透光区(或透明或半透明区域)，以容许来自光源的光路径至光阻的某些区域，此些区域是根据本发明的方法来决定。
为了实施本发明的较佳实施例，本较佳实施例是由晶圆基材上的组成元件的配置(或在某些考量)来决定，其中可能有局部负载效应缺陷的风险，而此局部负载效应的缺陷可藉由虚拟图案的设置来减轻。此“虚拟图案”是指除设计配置的实际所需外的为磊晶生长所选定的区域的集合。例如，在图4B中，明显地，某些区域比其他区域设置有较少的组成元件。特别是，区域Y将需藉由选择性磊晶来形成较多的源极和汲极结构，以完成较多电晶体在此区域中。另一方面，在区域X则具有较少结构且不需要那么多结构。
是否需要虚拟图案与如何配置虚拟图案(如需要的话)，是根据预设的设计准则以每一设计为基础来决定。然而，通常虚拟图案会被规划来使磊晶成长区更均匀地相互设置在一起，其他因素亦可列入设置考量。在图4A至图4F的实施例中，虚拟图案是藉由改变光罩480的设计来设置，以使来自光源的光照射至与虚拟图案相关联的光阻部分和源极与汲极区。如图4B所示，光罩480(以剖面图表示)形成有一系列透光区透光区，在进行微影步骤时光线将通过这些透光区透光区。在另一实施例中(未绘示)，可使用透明或半透明区域来取代一些或全部透光区透光区。光罩480的透光区包括有布局透光区485和虚拟透光区490，布局透光区485是用以形成实际设计-布局特征的凹陷，虚拟透光区490是用以形成本发明的虚拟图案凹陷。
通过光学罩幕以选择性地照射光阻层455；和使被照射的光阻显影会使某些区域变得比其他区域更难以用选定的溶剂来去。在照射和显影和蚀刻后，使用所选定溶剂(或其他化学剂)来产生光阻图案。接着，进行干蚀刻步骤，以蚀刻掉部分基材来形成凹陷460和465。这些凹陷是如图4C所示。明显地，此些凹陷460和465的形成是以蚀刻于先前已去除光阻的区域，并选定蚀刻剂来达成此效果。凹陷460的形成是用以形成根据原先设计的源极和汲极区，而凹陷465是形成为根据本实施例的虚拟图案制程的一部分。
在图4A至图4F的实施例中，接着去除其余的光阻层结构，并使用选择性磊晶生长(SEG)法来形成磊晶区466在先前形成的凹陷460和465内(如图4D所示)。磊晶区466可由掺杂硅或硅锗(SiGe)合金所形成，亦可形成碳或包含碳在磊晶区材料，例如使用SiC。在一实施例中，可使用依据公式Sil-xGex的磊晶材料来。在某些例子中，可使用不同的材料在不同的磊晶区域466中，虽然此并非典型的情形。形成于凹陷460和465内的磊晶区域466可例如使用极高真空化学气相沉积(UHV-CVD)制程来形成于基材上。亦可使用其他本技艺已知或已发展的制程技术。
由图4D与图3的比较明显可知，如上所述，使用虚拟图案来进行磊晶成长可减少半导体元件400的构成元件的未设置区对设置的比例，因而造成的源极和汲极区域的较佳形成。如图4E所示，接着，沉积绝缘层470(例如SiO2)以隔离新已填满的凹陷460和465。在本发明的另一实施例中，可使用SiN做为绝缘层。然后，当使用现有习知方法来形成导柱475或其他导体做为形在凹陷460中的源极和汲极区的接触结构时，属于虚拟图案的一部分的凹陷465仍保持隔绝。图4F是绘示此制造阶段的半导体元件400。
虽然本发明与其优点已具体详述，但在不脱离本发明后附的申请专利范围的精神和范围内，当可作各种的更动与润饰。例如，制程步骤可以是相似的或形成系列的，或者是以任何不同逻辑上允许的次序来进行。制程设备或材料在此未述及者，在不脱离本发明的精神下亦可加以运用。
再者，详细说明的特定实施例的制程、机械、制造技术、标的组成、手段、方法及步骤皆非用以限定本发明应用的范畴。任何熟习此技艺者可由本发明的揭露轻易了解，实质上与此实施例所叙述的具有相同功能或结果的制程、机械、制造技术、标的组成、手段、方法及步骤皆可对应运用于本发明中。因此，本发明的保护范围当视后附的申请专利范围所界定者为准。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种用以制造一半导体元件的方法，其特征在于至少包含提供一半导体基材，该半导体元件具有一上表面；形成一第一凹陷在该半导体基材的该上表面上；形成至少一第二凹陷在该半导体基材的该上表面上；成长一第一磊晶区在该第一凹陷中；以及成长一第二磊晶区在该第二凹陷中；其中该第二磊晶区是电性隔绝，藉以在制造过程中做为一虚拟(Dummy)结构。
2.根据权利要求1所述的方法，其特征在于更至少包含形成一绝缘层覆盖在该第二磊晶区上。
3.根据权利要求1所述的方法，其特征在于其中所述的每一该第一磊晶区和该第二磊晶区至少包含锗和碳其中的至少一者。
4.根据权利要求3所述的方法，其特征在于其中所述的每一该第一磊晶区和该第二磊晶区至少包含硅。
5.根据权利要求1所述的方法，其特征在于其中所述的每一该第一磊晶区和该第二磊晶区至少包含Sil-xGex，其中x为介于0和1之间的变数。
6.根据权利要求1所述的方法，其特征在于其中所述的每一该第一磊晶区和该第二磊晶区至少包含SiC。
7.根据权利要求1所述的方法，其特征在于其中所述的每一该形成该第一凹陷的步骤和该形成该第二凹陷的步骤至少包含沉积一光阻层在该半导体基材的该上表面上；图案化该光阻层，以提供穿过该光阻层的复数个透光区；以及利用一湿蚀刻剂藉由该光阻层中的该些透光区来选择性地蚀刻该半导体基材。
8.根据权利要求7所述的方法，其特征在于更至少包含去除图案化的该光阻层；其中每一该第一磊晶区和该第二磊晶区至少包含锗和碳的其中至少一者。
9.根据权利要求1所述的方法，其特征在于更至少包含形成一闸极在该半导体基材的该上表面上，其中该第一凹陷是设置于与该闸极相邻的位置。
10.根据权利要求9所述的方法，其特征在于更至少包含形成一第三凹陷，并成长填充于该第三凹陷中的一第三磊晶区；其中该闸极是相邻于该第三凹陷，以使该第一磊晶区提供一源极，该第三磊晶区提供一汲极。
11.根据权利要求1所述的方法，其特征在于其中所述的第二凹陷至少包含复数个凹陷，以形成该虚拟结构，该方法更至少包含成长一磊晶区在每一该些凹陷中，以形成该些虚拟结构。
12.根据权利要求1所述的方法，其特征在于更至少包含形成电性连接至该第一磊晶层的一第一金属层；以及形成一绝缘层在该第二磊晶层上。
13.根据权利要求1所述的方法，其特征在于更至少包含形成一第三凹陷在该半导体基材的该上表面上；成长一第三磊晶区在该第三凹陷中，其中该第三磊晶区至少包含锗和碳的其中至少一者；以及再形成一闸极在该半导体基材的该上表面上，以使该第一磊晶区提供一源极，该第三磊晶区提供一汲极。
14.根据权利要求13所述的方法，其特征在于更至少包含形成至少包含一第一金属的一第一导电层，，以电性连接至该第一磊晶区；以及形成至少包含一第二金属的一第二导电层，以电性连接至该第三磊晶区。
15.一种半导体元件，至少包含一半导体基材；一第一磊晶区，形成于该半导体基材上；一第一导电层，至少包含电性连接至该第一磊晶区的一金属；复数个虚拟磊晶区，形成于该半导体基材上；一绝缘层，覆盖住该些虚拟磊晶区；其中，该第一磊晶区和每一该些虚拟磊晶区至少包含锗和碳的其中至少一者。
全文摘要
本发明是有关于一种制造应变硅半导体元件的方法，藉以改善磊晶薄膜厚度的不受欢迎的变异。评估本发明所提出的半导体元件的布局与元件配置，以决定相对较低或较高元件密度的区域，来决定局部负载效应的缺陷是否可能发生。若是如此，则产生适合所提出的半导体元件的虚拟图案，并入至光罩设计中，再与原先提出的元件配置一起设置在基材上。本发明可以减少或消灭局部负载效应，却不会干扰半导体元件的操作。
文档编号H01L21/8232GK1971878SQ200610138269
公开日2007年5月30日 申请日期2006年11月10日 优先权日2005年11月14日
发明者陈永修, 章勋明 申请人:台湾积体电路制造股份有限公司