专利名称：：半导体存储元件与静态随机存取存储晶胞布局的制作方法
技术领域：
：本发明涉及一种集成电路与存储晶胞的制造方法，特别是涉及一种可提高对软错误的防护的半导体存储元件与静态随机存取存储晶胞布局。
背景技术：
：目前，采用缩减几何尺寸的集成电路晶片设计来增加集成电路中的元件密度，并借以增加集成电路的性能与降低集成电路的成本。现代的集成电路存储晶片(存储晶片即记忆晶片，以下均称为存储晶片)，例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)以及只读存储器(ROM),为具有日益增进的较高密度与较低成本的晶片的例子。增加晶片密度主要可借由在元件中形成较小结构以及借由缩减元件之间或构成元件的结构之间的间隔来达成。一般而言，较高密度的存储晶片通常在较低电压程度下运转。缩减的次微米级几何结构与缩减的操作电压部署在这些晶片中，会使得这些晶片难以防护微粒所引发的软错误。一般而言，软错误是发生在带电微粒渗透入存储器晶胞且跨过一接点，而产生了异常充电，进而造成存储晶胞(存储晶胞即记忆晶胞，以下均称为存储晶胞)的状态发生非预期的变化。软错误的常见来源为a粒子，其中这些oc粒子是在存储晶片封装中的污染A/或穿过地球大气层的宇宙射线所发射出。一般而言，软错误非为存储晶胞中的永久物理缺陷所造成的结果，而可简单地借由将新数据写入无效的存储晶胞中来加以修复。软错误的发生通常会降低存储晶胞的可靠度。存储晶胞，例如建立在互补式金属氧化物半导体(CMOS)科技上的传统静态随机存取存储器，其功能与制造方法已广为人知。降低存储晶胞中的软错误发生率的传统技术已聚焦在增加晶胞的电荷储存节点的电容上，其中电荷Q-CxV，C为电容，而V为电压。下列的美国专利与技术文件描述了许多降低存储晶胞的错误率的观点，在此一并列为参考a)美国专利编号第6,649,456号，题目为"防护软错误率的静态随机存取存储晶胞设计(SRAMCellDesignForSoftErrorRateImmunity)"。b)美国专利编号第5,886,375号，题目为"具有增进的软错误防御的静态随才几存取存储器(SRAMHavingImprovedSoftErrorImmunity)"。c)南韩三星电子股份有限公司的郑顺文(Soon-Moon,Jung)于2003年国际电子元件会议(IDEM)第11场研讨会中所发表的"利用超高速静态随机存取存储器的65纳米互补式金属氧化物半导体科技制作具有金属-绝缘体-金属节点电容器的无软错误的0.46pm2静态随机存取存储晶胞(SoftErrorImmune0.46jam2SRAMCellwithMIMNodeCapacitorby65nmCMOStechnologyForUltraHighSpeedSRAM)"。d)彼得克拉克(PeterClarke)于2003年12月15日于硅策略刊物(SiliconStrategies)所报导的"意法半导体股份有限公司硬化嵌入式静态随机存取存储器以预防软错误(STMicrohardensembeddedSRAMagainstsofterrors)"。其他传统的软错误率降低制程包括深N型井(Deep一Nwell)与聚亚酰胺制程。然而，这些传统技术中的许多技术经常导致基材i面的面积的增加及/或额外基材层的采用。如此通常会导致每单位的晶片面积具有较低的电容值，并增加制程的复杂度且提高制程成本。因此,需要提供一种存储晶胞，可对软错误提供增强的防护。此外,此种存储晶胞需可提供每单位面积较高的电容、具有改善的软错误率可靠度、具成本效益、且可容纳于与传统存储晶胞相同基材面积及/或结构层。
发明内容本发明的目的在于，克服现有技术存在的缺陷，而提供一种半导体存储元件，所要解决的技术问题是增强半导体存储元件对软错误的防护，从而更加适于实用。本发明的另一目的在于，提供一种静态随机存取存储晶胞布局，所要解决的技术问题是静态随机存取存储晶胞可提供每单位面积较高的电容，并提高静态随机存取存储晶胞的可靠度，提升成本效益，且使静态随机存取存储晶胞可容纳于与传统记忆晶胞相同基材面积及/或结构层，从而更加适于实用。本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体存储元件，其特征在于其至少包括一双稳态正反器晶胞，具有一数据储存节点与一反相数据储存节点；一第一电容器，将该数据储存节点电性耦合至一预设电压；以及一第二电容器，将该反相数据储存节点电性耦合至该预设电压，其中该第一电容器与该第二电容器均包括一上导电电极位于一下接触电极上，且一介电层介于该上导电电极与该下接触电极之间，其中该下接触电极位于形成该数据储存节点与该反相数据储存节点的至少二不同主动区上。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的半导体存储元件，其中所述的上导电电极电性耦合至该预设电压。前述的半导体存储元件，其中所述的下接触电极利用一较大接触结构直接耦合至该数据储存节点与该反相数据储存节点之一者，其中该较大接触结构的一面积至少三倍大于一标准静态随机存取存储晶胞的一标准接触的一接触面积，该标准静态随机存取存储晶胞不具有下接触电极。前述的半导体存储元件，其中所述的上导电电极的一相对位置位于一标准静态随机存取存储晶胞的一第一标准金属层与复数个前段层之间，该标准静态随机存取存储晶胞不具有下接触电极。本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种静态随机存取存储晶胞布局，其特征在于其至少包括一对交错耦合的反用换流器设置成将数据储存在一数据储存节点与一反相数据储存节点中，其中每一该些反用换流器包括由至少二不同主动区所形成的一拉升元件以及一拉降元件；一第一金属层的一第一部分形成该数据储存节点，以及该第一金属层的一第二部分形成该反相数据储存节点；一第一电容器位于该第一金属层与一第二金属层之间，其中该第一电容器将该数据储存节点电性耦合至一预设电压，其中该第一金属层的该第一部分作为该第一电容器的一下导电电极，且该第二金属层作为一上导电电极，一介电层位于该下导电电极与该上导电电极之间，其中该第一金属层的该第一部分位于形成该数据储存节点的该至少二不同主动区上；以及一第二电容器，位于该第一金属层的该第二部分与该第二金属层之间，其中该第二电容器将该反相数据储存节点电性耦合至该预设电压，其中该第一金属层的该第二部分作为该第二电容器的该下导电电极，且该第二金属层作为该第二电容器的该上导电电极，该介电层位于该下导电电极与该上导电电极之间，其中该第一金属层的该第二部分位于形成该反相数据储存节点的该至少二不同主动区上。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的静态随机存取存储晶胞布局，其中所述的第一金属层形成该数据储存节点，形成该数据储存节点时是借由电性耦合一第一反用换流器的一拉降元件的一第一拉降漏极；该第一反用换流器的一拉升元件的一第一拉升漏极；以及对应于一第二反用换流器的一拉升元件与一拉降元件的每一者的一栅极，其中该第一反用换流器与该第二反用换流器构成该对交错耦合的反用换流器。前述的静态随机存取存储晶胞布局，其中所述的第一金属层的该第二部分形成该反相数据储存节点，形成该反相数据储存节点时是借由电性耦合一第二反用换流器的一拉降元件的一第二拉降漏极；该第二反用换流器的一拉升元件的一第二拉升漏极；以及对应于一第一反用换流器的一拉升元件与一拉降元件的每一者的一栅极，其中该第一反用换流器与该第二反用换流器构成该对交错耦合的反用换流器。前述的静态随机存取存储晶胞布局，其中所述的对交错耦合的反用换流器是配置成一矩形，且该静态随机存取存储晶胞的一对位线设置成平行于该矩形的一宽度。前述的静态随机存取存储晶胞布局，其中所述的对交错耦合的反用换流器是配置成一矩形，对应于每一该拉升元件与该拉降元件的复数个栅极层设置成平行于该矩形的一长度。前述的静态随机存取存储晶胞布局，其中所述的对交错耦合的反用换流器是配置成一矩形，且每一该些主动区设置成平行于该矩形的一宽度。本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下根据本发明的一型态，提供了一种半导体存储元件，此半导体存储元件包括双稳态正反器(Bi-stableFlip-flop)晶胞，其中此双稳态正反器晶胞具有数据储存节点与反相数据(DataBar)储存节点。第一电容器将数据储存节点与一预设电压电性耦合，且第二电容器将反相数据储存节点与此预设电压电性耦合。第一电容器与第二电容器均包括上导电电极位于下接触电极上，且介电层介于上导电电极与下接触电极之间。下接触电极位于形成数据储存节点与反相数据储存节点的至少二不同主动区上。根据本发明的另一方面，提供一种静态随机存取存储晶胞的布局，对软错误具有增强的防护，此静态随机存取存储晶胞的布局包括一对交错耦合的反用换流器,其中此对交错耦合的反用换流器设置成实质上如一矩形。此静态随机存取存储晶胞可用以将数据储存在一数据储存节点与一反相数据储存节点中。每一反用换流器包括由至少二不同主动区所形成的一拉升晶体管以及一拉降晶体管。第一金属层的一部分形成数据储存节点，而第一金属层的另一部分形成反相数据储存节点。第一电容器形成于上述的第一金属层与一第二金属层之间，借以将数据储存节点电性耦合至一预设电压。第一金属层的上述部分作为下导电电极，且第二金属层作为上导电电极，而一介电层介于下导电电极与上导电电极之间。第一金属层的上述部分位于形成数据储存节点的至少二不同主动区上。第二电容器形成于第一金属层的上述另一部分与第二金属层之间。第二电容器将反相数据储存节点电性耦合至上述的预设电压。第一金属层的上述另一部分作为第二电容器的下导电电极，且第二金属层作为第二电容器的上导电电极，而介电层位于下导电电极与上导电电极之间。第一金属层的上述另一部分位于形成反相数据储存节点的至少二不同主动区上。借由上述技术方案，本发明的半导体存储元件可有效提高半导体存储元件对软错误的防护，进而可有效提升半导体存储元件的操作可靠度。借由上述技术方案，本发明的静态随机存取存储晶胞布局可提高每单位面积的电容，并可提高静态随机存取存储晶胞的可靠度，不仅可提升静态随机存取存储晶胞的效能，更具有成本效益。综上所述，本发明一种半导体存储元件与静态随才踏取存储晶胞布局，其中该半导体存储元件包括双稳态正反器(Bi-stableFlip-flop)晶胞,其中此双稳态正反器晶胞具有数据储存节点与反相数据(DataBar)储存节点。第一电容器将数据储存节点与一预设电压电性耦合，且第二电容器将反相数据储存节点与此预设电压电性耦合。第一电容器与第二电容器均包括上导电电极位位于形成数据储存节点与反相数据储存节点的至少二不同主动区上。本发明的半导体存储元件可有效提升半导体存储元件的操作可靠度。本发明的静态随机存取存储晶胞布局不仅可提升静态随机存取存储晶胞的效能，更具有成本效益。本发明具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较大改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有技术具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细il明如下。图1A是绘示传统互补式金属氧化物半导体式静态随机存取存储晶胞的电路图。图1B是绘示应用在图1A的存储晶胞中的标准接触的细节的剖面图。图1C是绘示对应于图1B的各层的排列的俯视图。图2A是绘示依照一实施例的一种提高对软错误的防护的存储元件200的电路图。图2B是绘示依照一实施例的一种包含在图2A的存储元件200中的数据储存节点与电容器之间的电性耦合细节的示范剖面图。图2C是绘示依照一实施例的一种包含在存储元件200中的数据储存节点与电容器之间的电性耦合细节的示范剖面图。图2D是绘示依照一实施例的一种包含在存储元件200中的数据储存节点与电容器之间的电性耦合细节的示范剖面图。图2E是对应于图2B的示范俯视图，其是绘示依照一实施例的一种包含在存储元件200中的电容器的布局。图3A是绘示依照一实施例的图2A的存储元件200的布局300的示范俯视图。图3B是绘示依照一实施例的图3A的布局300的示范剖面图(沿着X1-X1轴)。图3C是绘示依照一实施例的图3A的布局300的示范剖面图(沿着Y1画Y1轴)。图3D是绘示依照一实施例的连接图3A的复数个单元晶胞中的上电极的排列的示范俯视图。图3E是绘示依照一实施例的图2A的存储元件200的布局300的示范俯视图，其绘示出上电极与电源端之间的耦合。图3F是绘示依照一实施例的图2A的存储元件200的布局300的示范俯视图，其绘示出上电极与接地端之间的耦合。图3G是绘示依照一实施例的图2A的存储元件200的布局300的示范俯视图，其绘示出第二金属层上的位线的设置。图3H是绘示依照一实施例的图2A的存储元件200的布局300的示范俯视图，其绘示出第三金属层上的位线的设置。图4A是绘示依照一实施例的于数据储存节点与形成在存储元件200的第一金属层上的电容器之间电性耦合的细节的示范剖面图。图4B是绘示依照一实施例的图4A的存储元件200的布局400的示范俯视图。图5是绘示依照一实施例的图3A的存储元件200的前段布局500(在位线之前)的示范俯视图，此布局500具有宽度大于长度的单元晶胞。图6是绘示依照一实施例的一种形成具有位于半导体晶圓上的埋入式电容的存储元件200且提供预防软错误的增进防护的方法的流程图。100:存储晶胞101:位线102:位线105:电源端107:接地端110:金属氧化物半导体晶体管112:字线115:反用换流器120:金属氧化物半导体晶体管125:反用换流器130:金属氧化物半导体晶体管140:金属氧化物半导体晶体管150:金属氧化物半导体存取晶体160:金属氧化物半导体存取晶体管170:节点171:主动区172:标准接触174:金属层176:介层窗178:金属层180.节点200:存储元件205预设电压210.电容器212电极214介电层216电极220电容器230金属层240:接触结构250主动区260:主动区270上部272,标准接触275上部300-布局302长度303:宽度307单元晶胞310L型接触312主动区320L型接触322主动区401单元晶胞402长度403宽度405L型接触407L型接触410电容412电极414:介电层416电极420.电容器500布局502长度503宽度507单元晶胞610步骤612步骤614步骤616步骤618步骤620步骤622步骤624步骤具体实施例方式在本发明可具有许多润饰与替代型态下，其特定实施例是通过图式中所示的例子来加以表示，在此将详细描述如下。然而,应该了解的一点是,以下的图式与详细描述并非用以将本发明限制在所揭露的特定型态,相反地,本发明是涵盖如所附权利要求所界定的本发明的精神与范围内的所有润饰、等效型态与替代。出现在超过一个图式中的元件，在这些图式中是以相同标号加以标示。本发明描述降低静态随机存取存储晶胞的软错误的设备与方法。根据本发明的一型态，提供了一种增加对软错误的防护的半导体存储元件，包括双稳态正反器晶胞，其中此双稳态正反器晶胞具有数据储存节点与反相数据储存节点。第一电容器将数据储存节点与一预设电压电性耦合，且第二电容器将反相数据储存节点与此预设电压电性耦合。第一电容器与第二电容器均包括上导电电极位于下接触电极上，且介电层介于上导电电极与下接触电极之间。下接触电极位于形成数据储存节点与反相数据储存节点的至少二不同主动区上。静态随机存取存储晶胞通常是应用在需要高速处理的存储器应用中，例如快取存储器(Cache)。传统的静态随机今取存储晶胞的设计包括高电阻负载(High-resistanceLoad)式存储晶胞与互^卜式金属氧化物半导体(CMOS)式存储晶胞等二种架构。高电阻负载式存储晶胞是由四个晶体管(4T)与二个高电阻元件所构成。而互补式金属氧化物半导体式存储晶胞一般是由六个晶体管(6T)所构成。由于数据保存期间所产生的漏电流非常小,因此互补式金属氧化物半导体式静态随机存取存储晶胞设计具有高可靠度而目前广为采用。其他常见的静态随机存取存储晶胞设计包括一晶体管式与三晶体管式,可进一步缩减尺寸与耗电量。图1A是绘示传统互补金属氧化物半导体式静态随机存取存储器的存储晶胞100的电路图。已知一对交错耦合的反用换流器(Cross-coupledInverters)构成一存储晶胞。第一电性的第一拉升(Pull-up)金属氧化物半导体晶体管(PU-1)110,例如P型金属氧化物半导体(PMOS)晶体管(负载晶体管)，与第二电性的第二拉降(Pull-down)金属氧化物半导体晶体管(PD-1)120,例如N型金属氧化物半导体(NMOS)晶体管(驱动晶体管)，构成第一反用换流器115。第一电性的第三拉升金属氧化物半导体晶体管(PU-2)130,例如P型金属氧化物半导体晶体管(负载晶体管)，与第二电性的第四拉降金属氧化物半导体晶体管(PD-2)140，例如N型金属氧化物半导体晶体管(驱动晶体管)，构成第二反用换流器125。第一反用换流器115的输出端与第二反用换流器125的输入端连接。亦即，这对反用换流器115与125交错耦合。已知可运用利用位在相同基材材料中的P型与N型通道元件的互补金属氧化物半导体科技来制作金属氧化物半导体晶体管。可在第一存储节点(存储节点即记忆节点，以下均称为存储节点)(N-1)170与第二存储节点(N-2)180处，写入与读取逻辑状态，其中第一存储节点170为第一反用换流器115的输出点且为第二反用换流器125的输入点，第二存储节点180为第二反用换流器125的输出点且为第一反用换流器115的输入点。若节点180高于第二反用换流器125的开关门槛，则拉降金属氧化物半导体晶体管120拉下节点170。如此转而造成拉升金属氧化物半导体晶体管130将节点180拉高。此正向反馈动作迫使存储节点180至一高电压状态，例如电源端(Vcc)105，且迫使存储节点170至一低电压状态，例如接地端(Vss)107。因此，当存储节点180为高且存储节点170为低时，存储晶胞IOO储存一个值1。类似地，当存储节点180为低且存储节点170为高时，存储晶胞100储存一个值0。第一存储节点170与第二存储节点180亦可知是分别为数据储存节点与反相数据储存节点，且存储晶胞100亦可知为双稳态正反器。可通过N型金属氧化物半导体存取晶体管(PG-1)150与(PG-2)160来修改与读取存储晶胞ioo所储存的值。N型金属氧化物半导体存取晶体管160具有栅极连接至字线(WL)112、源极连接至节点180、以及漏极连接至负向位线(BLB)lOl。N型金属氧化物半导体存取晶体管150具有栅极连接至字线112、源极连接至节点170、以及漏极连接至正向位线(BL)102。因此,借由选取字线(WL)、正向位线(BL)与负向位线(BLB)，可读出存储节点170或存储节点180中所储存的记忆值。如同先前所述，静态随机存取存储器的缩减设计规则通常会缩减晶体管栅极的尺寸,而降低了储存在存储节点170与180上的电荷的电容值。借由缩减节点的电容值或借由降低储存在节点上的电荷处的电压，传统的静态随机存取存储器设计所储存的节点170与180上的电荷呈缩减程度。降低储存在静态随机存取存储器的节点上的电荷数量，使得静态随机存取存储器中非预期的电荷产生情况，特别是在邻近于储存节点的其中一者的基材中，更容易造成软错误。非预期的电荷产生情况可能是由干扰所引起，例如可能与(x粒子有关的干扰。ct粒子在井接合区上产生电洞-电子对。抓住电荷以维持高电压程度的N型金属氧化物半导体存储节点170或180可能会聚集电子，而造成电荷耗损。此干扰会将储存在静态随机存取存储器的存储晶胞100的这些节点上的电荷程度的差异降低至小到不能接受的程度,并增加从静态随机存取存储器的存储晶胞读取数据时侦测出错误的二位元数据状态的可能性。图1B是绘示在数据储存节点170(借由将拉升金属氧化物半导体晶体管110及拉降金属氧化物半导体晶体管120分别与拉升金属氧化物半导体晶体管130的栅极及拉P争金属氧化物半导体晶体管140的栅极电性耦合而形成)与静态随机存取存储晶胞100的第一金属层174之间形成电性耦合的标准接触172的细节剖面图。第一介层窗176将第一金属层174电性耦合至第二金属层178。可出现额外的金属层，例如第三金属层(未绘示)。第三金属层一般是通过第二介层窗(未绘示)而连接至较低的金属层，例如第二金属层178。反相数据储存节点180具有类似安排(未绘示)。图1C是绘示对应于图1B的许多层的安排的俯视图。标准接触172将形成数据储存节点170的主动区171电性耦合至第一金属层174。第一介层窗176将第一金属层174电性耦合至第二金属层178。标准接触172的具体尺寸可随使用的制程技术而改变。举例而言，随着制程科技从110nm(或0.11jum)进展至90nm与65nm(目前)，标准接触172的具体尺寸可随之缩减。对65nm制程而言,标准接触172的区域实质近似于具有边长约90nm的方形。图2A是绘示依照一实施例的一种提高对软错误的防护的存储元件(存储元件即记忆元件，以下均称为存储元件)200的电路图。存储元件200包括双稳态正反器晶胞，其中此双稳态正反器晶胞实质相似于图1所示的静态随机存取存储晶胞100,且此双稳态正反器晶胞具有数据储存节点170与反相数据储存节点180。第一电容器210与第二电容器220亦包含在存储元件200中，其中第一电容器210将数据储存节点170电性耦合至一预设电压205，且第二电容器220将反相数据储存节点180电性耦合至预设电压205。在一实施例中，预设电压205为电源端105(如图3E所示)。在一实施例中，预设电压205为接地端107(如图3F所示)。第一电容器210与第二电容器220的电容值均小于一千万亿分之一法拉第(femto-farad)。图2B是绘示依照一实施例的一种包含在存储元件200中的数据储存节点与电容器之间的电性耦合细节的示范剖面图。第一电容器210(未绘示)与第二电容器220(未绘示)均包括上导电电极216位于下接触电极212上,且介电层214介于上导电电极216与下接触电极212之间。上导电电极216与第一金属层230电性耦合,而第一金属层230与预设电压205电性耦合。在一实施例中，第一金属层230与标准第一金属层174实质相同。在一实施例中,介电层214的介电材料可包括氮氧化硅(SiON)、氮化硅(Si3N4)、五氧化二钽0^205)、氧化铝(Ab03)、氧化铪(HfD)、聚氧化乙烯(PEOX)、四乙氧基硅烷(TEOS)、含氮氧化层、氮化的氧化物、含铪氧化物、含钽氧化物、含铝氧化物、具有介电常数大于5的高介电常数材料、或上述材料的组合。在一实施例中，下电极212与上电极216的导电材料可包括鴒(W)、铝(A1)、铝铜合金(AlCu)、铜(Cu)、含铜成分、金属硅化物(Silicide)、钬(Ti)、硅化钛(TiSi2)、钴(Co)、硅化钴(CoSi2)、镍(Ni)、硅化镍(NiSi)、氮化钛(TiN)、钛鴒合金(TiW)、氮化钽(TaN)、或上述材料的組合。在说明实施例中，第一电容器210的下接触电极212是借由接触结构240而直接耦合至数据储存节点170,其中接触结构240较静态随才A^取存储晶胞100中的标准接触172(未绘示)大。较大的接触结构240覆盖在至少二个不同的主动区250与260上，其中主动区250与260形成数据储存节点170。电性耦合至反相数据储存节点180的第二电容器220的较大接触结构240具有实质类似的安排(未绘示)。较大接触结构240的类型与形状可变更。在一实施例中，较大的接触结构240可呈L型(未绘示)。在说明实施例中,下接触电极212的上部270实质上与标准接触172的上部对齐。介电层214与上导电电极216实质上不超过标准第一金属层174。亦即,导电电极216的上部275的相对位置实质上位于无下接触电极212的标准静态随才几存取存储晶胞100的标准第一金属层174至前端层(主动区或栅极层)之间。第一金属层230将上导电电极216电性耦合至预设电压205。可考虑利用各种其他结构来形成第一电容器210与第二电容器220，如图2C与图2D所示。图2C是绘示依照一实施例的一种包含在存储元件200中的数据储存节点与电容器之间的电性耦合细节的示范剖面图。在说明实施例中，下接触电极212的上部270突出于标准第一金属层174之中,而形成数个侧壁。介电层214与上导电电极216实质上位于标准第一金属层174之中。第一金属层230将上导电电极216电性耦合至预设电压205。图2D是绘示依照一实施例的一种包含在存储元件200中的数据储存节点与电容器之间的电性耦合细节的示范剖面图。在说明实施例中，介电层214与上导电电极216位于标准第一金属层174之下。标准接触272将上导电电极216电性耦合至第一金属层230。因此，第一金属层230通过标准接触272而将上导电电极216电性耦合至预设电压205。在一实施例中，标准接触272实质上类似于标准接触172。图2E是对应于图2B的示范俯视图，其绘示依照一实施例的一种包含在存储元件200中的电容器的布局。在说明实施例中，具有较大接触结构240的第一电容器210覆盖在至少二个不同的主动区250与260上，其中主动区250与260形成数据储存节点170(未绘示)。上导电电极216电性耦合至第一金属层230。耦合至反相数据储存节点180的第二电容器220具有类似布局安排(未绘示)。如同先前所述，较大接触结构240的具体形状与尺寸可随所采用的技术而变化。例如，对65nm制程而言，较大接触结构240的区域实质近似于具有长约310nm且宽约90nm的矩形。因此，较大接触结构240的面积至少三倍大于无下接触电极的标准静态随机存取存储晶胞100中的标准接触172的4妄触面积。图3A是绘示依照一实施例的图2A的存储元件200的布局300的示范俯视图。存储元件200的布局300提供预防软错误的增进防护。存储元件200是配置成实质上如矩形般的形状，如单元晶胞307所示，其中单元晶胞307具有宽度303与长度302。在说明实施例中，长度302大于宽度303。布局300包括至少二个不同主动区。在一实施例中，第一主动区312是由在P型井中的N型金属氧化物半导体植入所构成，而第二主动区322是由在N型井中的P型金属氧化物半导体植入所构成。在一实施例中，第一主动区312与第二主动区322与至少二不同主动区250与260相同。制作数据储存节点170时，是借由以第一L型接触310将拉升金属氧化物半导体晶体管110的漏极区及拉降金属氧化物半导体晶体管120的漏极区分别与拉升金属氧化物半导体晶体管130的栅极及拉降金属氧化物半导体晶体管140的栅极电性耦合。同样地，制作反相数据储存节点180时，是借由以第二L型接触320将拉升金属氧化物半导体晶体管130的漏极区及拉P争金属氧化物半导体晶体管140的漏极区分别与拉升金属氧化物半导体晶体管110的栅极及拉降金属氧化物半导体晶体管120的栅极电性耦合。在一实施例中，较大的接触结构240是以L型接触310与320的型态来加以实现。布局300的附加剖面图(沿X1-X1轴与Y1-Y1轴)绘示于图3B与图3C中。在说明实施例中，第一电容器210包括作为下接触电极212的第一L型接触310、以及位于下接触电极212上的上导电电极216，其中介电层214介于下接触电极212与上导电电极216之间(未绘示)。同样地，第二电容器220包括作为下接触电极212的第二L型接触320、以及位于下接触电极212上的上导电电极216,其中介电层214介于下接触电极212与上导电电极216之间(未绘示)。亦即，较大的接触结构240(未绘示)是以具有L型型态的L型接触310与320来加以呈现。如同先前所述，L型接触310与320的具体尺寸可随所采用的技术而变化。在一实施例中，制作L型接触310与320时，可借由将二个矩形实质垂直于彼此且共用一角的方式。对于65nm制程而言，L型接触310与320的区域均实质上近似于长约310nm且宽约90nm的一矩形与长约90nm且宽约140nm的第二矩形所构成的区域，其中二矩形以直角方式设置且共用一角而形成L型接触。图3B是绘示依照一实施例的图3A的布局300的示范剖面图(沿着X1-X1轴)。在说明实施例中，第一L型接触310位于形成数据储存节点170(未绘示)的第一主动区312与第二主动区322上。同样地，第二L型接触320位于形成反相数据储存节点180(未绘示)的第一主动区312与第二主动区322上。上导电电极216位于下接触电极212上，且介电层214介于上导电电极216与下接触电极212之间。图3C是绘示依照一实施例的图3A的布局300的示范剖面图(沿着Y1-Y1轴)。在说明实施例中，形成上导电电极216的第二L型接触320位于第一反用换流器115(未绘示)的栅极的一部分上。上导电电极216位于下接触电极212上，且介电层214介于上导电电极216与下接触电极212之间。标准接触172将第二主动区322的一部分电性耦合至电源端105。图3D是绘示依照一实施例的连接图3A的复数个单元晶胞中的上电极的排列的示范俯视图。每个单位晶胞307如同图3D所示般安排，以利每个电电极216与预设电压205之间电性耦合的更进一步的细节如图3E与图3F所示。图3E是绘示依照一实施例的图2A的存储元件200的布局300的示范俯视图，其绘示出上电极与电源端之间的耦合。图3F是绘示依照一实施例的图2A的存储元件200的布局300的示范俯视图，其绘示出上电极与接地端之间的耦合。图3G是绘示依照一实施例的图2A的存储元件200的布局300的示范俯视图，其绘示出第二金属层上的位线的设置。图3H是绘示依照一实施例的图2A的存储元件200的布局300的示范俯视图，其绘示出第三金属层上的位线的设置。图4A是绘示依照一实施例的于数据储存节点与形成在存储元件200的第一金属层上的电容器之间电性耦合的细节的示范剖面图。在说明实施例中，数个电容器形成于第一金属层174与第二金属层178之间。第一金属层174的一部分作为第一电容器410的下导电电极412，且第二金属层178借由第一介层窗176而与上导电电极416电性耦合。介电层414介于下导电电极412与上导电电极416之间。第一电容器410将数据储存节点170电性耦合至预设电压205。第二电容器(未绘示)同样地形成在第一金属层174上。图4B是绘示依照一实施例的图4A的存储元件200的布局400的示范俯视图。存储元件200的布局400提供预防软错误的增进防护。存储元件200是配置成实质上如矩形般的形状，如单元晶胞401所示，其中单元晶胞401具有宽度403与长度402。在说明实施例中，长度402大于宽度403。布局400包括至少二个不同主动区。在一实施例中，第一主动区312是由在P型井中的N型金属氧化物半导体植入所构成，而第二主动区322是由在N型井中的P型金属氧化物半导体植入所构成。在一实施例中，第一主动区312与第二主动区322与图3A所示相同。制作数据々者存节点170时，是借由以第一L型接触405将拉升金属氧化物半导体晶体管110的漏极区及拉降金属氧化物半导体晶体管120的漏极区分别与拉升金属氧化物半导体晶体管130的栅极及拉降金属氧化物半导体晶体管140的栅极电性耦合。同样地，制作反相数据储存节点180时，是借由以第二L型接触407将拉升金属氧化物半导体晶体管130的漏极区及拉P争金属氧化物半导体晶体管140的漏极区分别与拉升金属氧化物半导体晶体管110的栅极及拉降金属氧化物半导体晶体管120的栅极电性耦合。在一实施例中，较大的接触结构240是以L型接触405与407的型态来加以实现。在说明实施例中，第一电容器410包括作为下接触电极412的第一L型接触405、以及位于下接触电极412上的上导电电极416,其中介电层414介于下接触电极412与上导电电极416之间(未绘示)。同样地，第二电容器420包括作为下接触电极412的第二L型接触407、以及位于下接触电极412上的上导电电极416，其中介电层414介于下接触电极412与上导电电极416之间(未绘示)。在说明实施例中，形成第一电容器410的第一金属层174的部分位于形成数据储存节点170的至少二个不同主动区312与322上。同样地，形成第二电容器420的第一金属层174的部分位于形成反相数据储存节点180的至少二个不同主动区312与322上。图5是绘示依照一实施例的图3A的存储元件200的前段布局500(在位线之前)的示范俯视图，此布局500具有宽度大于长度的单元晶胞。存储元件200是配置成实质上如矩形般的形状，如单元晶胞507所示，其中单元晶胞507具有宽度503与长度502。在说明实施例中，长度502小于宽度503。图6是绘示依照一实施例的一种形成具有位于半导体晶圆上的埋入式电容的存储元件200且提供预防软错误的增进防护的方法的流程图。在步骤610中,形成主动区与数个栅极层。在步骤612中，形成内介电沉积层。在步骤614中，进行导电物(标准接触与较长接触)形成步骤。在步骤616中,形成高介电常数介电沉积层。在步骤618中，形成上电极金属层沉积。在步骤620中，进行上电极的定义。在步骤622中，形成内金属介电质[例如碳化珪(阻障层)、低介电常数介电质(含氟或碳的氧化物)、聚氧化乙烯]沉积。在步骤624中，进行第一金属层的定义(包括微影、蚀刻、化学机械研磨与金属沉积)。因此，形成较长接触(例如下接触电极212或较大的L型接触结构240)的步骤实质上与形成标准接触172的步骤相同。附加电容器的制作需要一些额外制程步骤(包括一道薄溅镀、一道微影与一道蚀刻)。可增加、省略、组合、修改或以不同顺序进行图6所示的各步骤。举例而言，在一实施例中，此方法可包括下列步骤a.形成主动区与数个栅极层。b.沉积内介电质。c，形成导电物。d.沉积下电极。e.定义下电才及。f.沉积高介电常数介电质。g.沉积上电极金属层。h.定义上电极。i.沉积内金属介电质[如碳化硅(阻障层)、低介电常数介电质(含氟或碳的氧化物)、聚氧化乙烯]。j.定义(包括微影、蚀刻、化学机械研磨与金属沉积)第一金属。在另一实施例中，此方法可包括下列步骤a.形成主动区与数个栅极层。b.沉积内介电质。c.形成导电物。d.沉积内金属介电质[如碳化硅(阻障层)、低介电常数介电质(含氟或碳的氧化物)、聚氧化乙烯]。e.定义(包括微影、蚀刻、化学机械研磨与金属沉积)第一金属。f.沉积高介电常数介电质。g.沉积上电极金属层。h.定义上电极。i.沉积第二内金属介电质[如碳化硅(阻障层)、低介电常数介电质(含氟或^5友的氧化物)、聚氧化乙烯]。j.定义(包括微影、蚀刻、化学机械研磨与金属沉积)第二金属。在又一实施例中，此方法可包括下列步骤a.形成主动区与数个栅极层。b.沉积内介电质。c.形成导电物。d.沉积第一内金属介电质[如碳化硅(阻障层)、低介电常数介电质(含氟或碳的氧化物)、聚氧化乙烯]。e.定义(包括微影、蚀刻、化学机械研磨与金属沉积)第一金属。f.沉积下电极。g.沉积高介电常数介电质。h.沉积上电极金属层。i.定义上电极。j.沉积第二内金属介电质[如碳化硅(阻障层)、低介电常数介电质(含氟或石友的氧化物)、聚氧化乙烯]。k.定义(包括微影、蚀刻、化学机械研磨与金属沉积)第二金属。虽然数个实施例已相当详细地描述如上，一旦在充分了解上述揭露后，对于熟习此项技艺者而言，许多变化与润饰将变得显而易见，且当将所附的权利要求诠释成包括这类所有变化与润饰。权利要求1.一种半导体存储元件，其特征在于其至少包括一双稳态正反器晶胞，具有一数据储存节点与一反相数据储存节点；一第一电容器，将该数据储存节点电性耦合至一预设电压；以及一第二电容器，将该反相数据储存节点电性耦合至该预设电压，其中该第一电容器与该第二电容器均包括一上导电电极位于一下接触电极上，且一介电层介于该上导电电极与该下接触电极之间，其中该下接触电极位于形成该数据储存节点与该反相数据储存节点的至少二不同主动区上。2.才艮据;〖又利要求1所述的半导体存储元件，其特征在于其中该上导电电极电性耦合至该预设电压。3.根据权利要求1所述的半导体存储元件，其特征在于其中该下接触电极利用一较大接触结构直接耦合至该数据储存节点与该反相数据储存节点之一者，其中该较大接触结构的一面积至少三倍大于一标准静态随机存取存储晶胞的一标准接触的一接触面积，该标准静态随机存取存储晶胞不具有下接触电极。4.根据权利要求1所述的半导体存储元件，其特征在于其中该上导电电极的一相对位置位于一标准静态随机存取存储晶胞的一第一标准金属层与复数个前段层之间，该标准静态随机存取存储晶胞不具有下接触电极。5.—种静态随机存取存储晶胞布局，其特征在于其至少包括一对交错耦合的反用换流器设置成将数据储存在一数据储存节点与一反相数据储存节点中，其中每一该些反用换流器包括由至少二不同主动区所形成的一拉升元件以及一拉降元件；一第一金属层的一第一部分形成该数据储存节点,以及该第一金属层的一第二部分形成该反相数据储存节点；一第一电容器位于该第一金属层与一第二金属层之间，其中该第一电容器将该数据储存节点电性耦合至一预设电压，其中该第一金属层的该第一部分作为该第一电容器的一下导电电极，且该第二金属层作为一上导电电极，一介电层位于该下导电电极与该上导电电极之间，其中该第一金属层的该第一部分位于形成该数据储存节点的该至少二不同主动区上；以及一第二电容器，位于该第一金属层的该第二部分与该第二金属层之间，其中该第二电容器将该反相数据储存节点电性耦合至该预设电压，其中该第一金属层的该第二部分作为该第二电容器的该下导电电极，且该第二金属层作为该第二电容器的该上导电电极，该介电层位于该下导电电极与该上导电电极之间，其中该第一金属层的该第二部分位于形成该反相数据储存节点的该至少二不同主动区上。6.根据权利要求5所述的静态随才;i^取存储晶胞布局，其特征在于其中该第一金属层形成该数据储存节点，形成该数据储存节点时是借由电性耦合一第一反用换流器的一拉降元件的一第一拉降漏极；该第一反用换流器的一拉升元件的一第一拉升漏极；以及对应于一第二反用换流器的一拉升元件与一拉降元件的每一者的一栅极，其中该第一反用换流器与该第二反用换流器构成该对交错耦合的反用换流器。7.根据权利要求5所述的静态随机存取存储晶胞布局，其特征在于其中该第一金属层的该第二部分形成该反相数据储存节点，形成该反相数据储存节点时是借由电性耦合一第二反用换流器的一拉降元件的一第二拉降漏极；该第二反用换流器的一拉升元件的一第二拉升漏极；以及对应于一第一反用换流器的一拉升元件与一拉降元件的每一者的一栅极，其中该第一反用换流器与该第二反用换流器构成该对交错耦合的反用换流器。8.根据权利要求5所述的静态随机存取存储晶胞布局，其特征在于其中该对交错耦合的反用换流器是配置成一矩形，且该静态随机存取存储晶胞的一对位线设置成平行于该矩形的一宽度。9.根据权利要求5所述的静态随机存取存储晶胞布局，其特征在于其中该对交错耦合的反用换流器是配置成一矩形，对应于每一该拉升元件与该拉降元件的复数个栅极层设置成平行于该矩形的一长度。10.根据权利要求5所述的静态随机存取存储晶胞布局，其特征在于其中该对交错耦合的反用换流器是配置成一矩形，且每一该些主动区设置成平行于该矩形的一宽度。全文摘要本发明是有关于一种半导体存储元件与静态随机存取存储晶胞布局，其中该半导体存储元件包括双稳态正反器(Bi-stableFlip-flop)晶胞，其中此双稳态正反器晶胞具有数据储存节点与反相数据(DataBar)储存节点。第一电容器将数据储存节点与一预设电压电性耦合，且第二电容器将反相数据储存节点与此预设电压电性耦合。第一电容器与第二电容器均包括上导电电极位于下接触电极上，且介电层介于上导电电极与下接触电极之间。下接触电极位于形成数据储存节点与反相数据储存节点的至少二不同主动区上。本发明的半导体存储元件可有效提升半导体存储元件的操作可靠度。本发明的静态随机存取存储晶胞布局不仅可提升静态随机存取存储晶胞的效能，更具有成本效益。文档编号H01L27/11GK101114652SQ20071013762公开日2008年1月30日申请日期2007年7月27日优先权日2006年7月28日发明者廖忠志申请人:台湾积体电路制造股份有限公司