专利名称：半导体元件及用于半导体元件的内连接的制作方法
技术领域：
本发明涉及一种半导体结构和集成电路元件的制造方法，且特 别涉及一种用于连接一个或多个半导体元件有源区，或其它结构的 电性内连接，和可特别用于小尺寸半导体元件的内连接的制造方法。
背景技术：
现今半导体元件的运用范围相当广，其运用范围包括例如手机、 个人计算机或多媒体系统。上述装置的运作核心一般为一个或多个 芯片，而一个芯片封装有成千上万小尺寸电子元件。元件间经由内 连接形成储存和处理电子讯号的集成电路，如此装置可经由操作表 现其功能。另外，芯片的集成电路包括外部连接，以使其电性连接 能量源、使用者接口或其它半导体芯片。半导体(例如硅)为一种材料，可使用离子注入或其它掺杂工艺于 其中掺入例如硼或磷的掺杂物，所形成的材料一般在特定的情况(例 如小电荷的运用)下可导电。为运用上述特性，现已于称做晶片的薄 半导体上制作各种结构。此结构不仅形成于半导体材料本身上，亦 可使用各种方法形成于晶片基底上的其它绝缘、导电和半导体材料 上。上述形成于半导体上的材料和部分半导体晶片本身可经由选择 性工艺移除。据此，上述元件许多可运作于集成电路。一般的半导体晶片尺寸约为6寸到12寸之间(亦可能为更大或更 小的尺寸)。可由单一晶片制作出许多芯片，每个芯片仅使用晶片的 小部分，且其一般称为管芯(die)。管芯的尺寸可为1/4吋或更小，如 此一个晶片可产出许多管芯。晶片上的所有芯片约于同一时间进行 例如沉积或蚀刻的步骤，以增加产出。管芯的用途可以相同或不同。 在完成管芯的工艺后，会进行切割工艺分割各管芯，且在制作供外 部连接的导线后，将管芯封装于一封胶材料中。晶片上的电子元件(例如晶体管或电容器)相当小，其中一个管芯 中可包括百万或是更多的电子元件，而制造使元件工艺或设备是相当复杂的。半导体制造技术的尺寸显著的縮小，使半导体元件可运 用于更小的装置。举例来说，手机已足够小至可放置在衬衫口袋， 更甚者，市场需要制造出更小的元件，例如，芯片运用于手表或小 尺寸辨识卡，因此带给制造者更多的挑战。例如， 一称为内连接的电子元件常用于连接两个或多个半导体 元件或电路，其中导体一般采用例如铜的金属。虽然内连接不是复 杂的电子元件，由于其必须在不干扰其它邻近元件下操作，传送电 流相对远的距离，内连接必须制作的非常精准。图la和图lb显示一示范性的内连接，图la显示一内连接10 侧面的剖面图，图lb显示内连接IO沿中心垂直轴a-a旋转90。的剖 面图。在此范例中，内连接10用于电性连接两个形成于基底15上 的有源区12、 14。请注意有源区12、 14精确的功能对本发明并非重 要，其可以是例如上述之电路或元件。在任何情形下，内连接10的目的应该要清楚，位于相同基底水 平的有源区间的电性连接，可不仅由基底15表面16上或其中的连 接线达成，其间可设置其它的有源区或导电单元。请注意图la和图 lb的结构相当简略，在半导体应用中， 一般包括相当多的有源区和 内连接。请注意，有源区和内连接可形成于复数个水平上，不同水 平的内连接是由一或是多层介电材料层分隔。内连接10包括一个沟槽部分20和四个插塞部分，其中图la和 图lb显示三个插塞部分(标号21-23)。于介电材料层上进行选择性蚀 刻，以制作内连接10的沟槽部分和插塞部分。在形成沟槽部分和插 塞部分后，其填入例如铜的导电物。很明显的，此结构是用来电性 耦接一个或多个有源区，其亦可以用来连接有源区和另一内连接或 另两个内连接。在一些应用中，为避免导电材料扩散至邻近的介电材料，内连 接在形成铜或其它导电材料前，会先形成一阻障层，阻障层可以为 例如Ta、 TaN、 Ti或TiN。若内连接包括阻障层，可于阻障层上形 成一导电种晶层，以确保铜导电材料可完全填入沟槽和插塞，例如 当使用化学电镀(E C P)法于内连接中沉积铜导电材料，可先形成种晶层。在一些情形下，阻障层亦可以用作沉积导电材料主体的种晶层。 如上所述，半导体元件的特征尺寸(包括内连接)在新的世代持续
縮小。然而，内连接插塞的尺寸非常小，例如，其关键尺寸约为40nm 或更小，而要如图2所示，成功于插塞中填入导电材料是相当困难 的。图2显示一插塞30的剖面图，插塞30为一形成于介电层37中 的凹槽。介电层37位于基底39之接触区38上。基底39可以是基 础晶片或制造过程中形成之更高的层。接触区38为需要电性接触的 部分半导体，例如有源区。在此范例中，插塞30是柱状，且一路延 伸至暴露接触区38。插塞30包括一开口31，且插塞30可并入一沟 槽(如图la和图lb所示)或其它结构(如图2所示)。
在图2的范例中， 一阻障层35形成于插塞30的侧壁32上，其 中阻障层35 —般可采用习知的方法形成，例如物理气相沉积法 (physical vapor deposition,以下可简禾尔PVD)。如图2所示，it匕工艺 所形成的阻障层35—般会产生突出36，使开口31紧縮，而无法适 当的形成种晶层，并且会影响后续于开口中形成导电材料的主体部 分。此外，阻障层35包括覆盖接触区38的尾端部分34，其中尾端 部分34防止主体导电材料(未示出)与其下的基底39和其中的接触区 38直接接触。阻障层会使接触电阻(Rc)增加。
发明内容
根据上述问题，本发明提供一种半导体元件结构和形成内连接 的方法，可于非常小尺寸的内连接插塞中，适当的填入导电材料， 并具有低的接触电阻。
本发明提供一种用于半导体元件的内连接的制作方法。首先， 形成一介电层于一基底上，于介电层中形成一凹槽，暴露基底欲进 行电接触的区域。其后，形成一有机层于凹槽的侧壁上，形成一催 化金属层形成于有机层上。然后，形成一阻障金属层于催化金属层 上，于凹槽剩余的部分填满导电材料。在一优选实施例中，有机层 为采用选择性自组装工艺(selective self-assembling， SAM)形成的单 分子层，其优选经由化学吸附于凹槽的侧壁上。本发明提供一种用于半导体元件的内连接。 一有机层形成于一 凹槽的侧壁上。 一催化金属层形成于有机层上。 一阻障金属层形成 于催化金属层上。
本发明提供一种半导体元件。 一介电层形成于一接触区上，介 电层包括具有侧壁的凹槽，凹槽暴露至少部分接触区。 一顺应层大 体上覆盖所有凹槽的侧壁，其中顺应层包括一有机层。
本发明提供一种半导体元件内连接。 一主导电单元填入一介电 层凹槽，且接触一邻近介电层的接触区，其中一顺应层设置介电层 和主导电单元间，顺应层包括一有机层和一催化金属层。
图la显示一示范内连接的剖面图。
图lb显示示范内连接沿中心垂直轴旋转90。的剖面图。 图2显示一示范插塞的剖面图。
图3为--流程图，显示本发明一实施例半导体元件的制造方法。 图4a-图4e揭示本发明 一 实施例形成内连接元件工艺步骤中各 阶段的剖面图。
图5显示本发明另一实施例半导体元件的剖面图。
图6a-图6c显示本发明一实施例形成阻障层的简化图解。
主要元件符号说明
10 内连接；12 有源区； 14 有源区；15 基底； 16~表面；20 沟槽部分；
30 插塞； 31~开口； 32~侧壁；34 尾端部分； 35 阻障层；36 突出； 37 介电层；38 接触区；
39 基底；100 半导体元件的制造方法； 200 内连接元件；205~基底；206 表面；210 接触区； 215 介电层；220 光阻；
225 插塞/插塞凹陷；230 阻障层；
235 铜导电材料；300 半导体元件； 301 内连接；350 内连接元件；
355 钴覆盖层；360 蚀刻停止层； 365 低介电材料层；370 插塞部分； 375~沟槽；380 阻障层； 385 导电材料；600 低介电材料层。
具体实施例方式
以下详细讨论本发明优选实施例的制造和使用，然而，根据本 发明的概念，其可包括或运用于更广泛的技术范围。须注意的是， 实施例仅用以揭示本发明制造和使用的特定方法，并不用以限定本 发明。
在以下本发明优选实施例中，讨论单一半导体内连接插塞填入 铜导电物，然而，本发明可应用于其它的结构或使用其它适合的材 料。如上所述，当插塞尺寸较小，或使用其它相对小尺寸的类似结 构时，形成内连接的工艺具有一些缺点，且当半导体元件微縮时， 会越来越需要用到小尺寸内连接插塞，而本发明特别适用于上述工 艺，以下将详细描述的。
图3为一流程图，显示本发明一实施例半导体元件的制造方法 100。首先，提供一半导体基底，其中形成有一接触区，请再次注意，
接触区仅为一般说法，其可代表基底需要电性连接的位置，例如有 源区、接触垫或其它内连接。基底可以为最初使用的硅晶片，或工 艺中此阶段所暴露的层。
在此实施例中先形成一介电层(步骤105)。介电层在制造时，通
常会覆盖整个晶片(此并非本发明的必要条件)。介电层优选为低介电 常数材料或极低介电常数材料。之后，于介电层中形成一插塞或凹
槽(步骤110)，其从介电层表面延伸。本发明可同时形成多个插塞，为简洁并易于了解，本发明的描述仅叙述单一插塞。例如，插塞可 采用以下方法形成图形化一介电层表面的光阻层。接着，蚀刻掉 未被保护的部分介电层，形成一凹槽，凹槽从介电层表面延伸至接 触区。的后移除光阻(未示出此步骤)，若有需要，再进行一清洗工艺 (此步骤也未示出)。
之后，在图3的实施例中形成一有机层(步骤115)于插塞的侧壁 上(同样的，实施例仅描述一个插塞，实际上可能有多个插塞)。优选 有机层包括有机硅烷(organosilane)，例如2-(三甲氧基硅烷基)-乙基 吡啶[2-(trimethoxysily)-ethypyridine] ， N-(2-氨乙基)-3-氨丙基三甲氧 基硅烷[N-(2-aminoethyl)-3-aminopropyltrimethoxy silane]， 3画氨丙基 三甲氧基石圭烷[3- aminopropyltrimethoxy silane]， 或3-氨丙基三乙氧 基硅烷[3-aminopropyltriethoxy silane]，然而，本发明不限于此，本 发明可采用其它的硅烷材料。在本发明一优选实施例中，有机层为 采用选择性自组装工艺(selective self-assembling， SAM)形成的单分 子层，其优选经由化学吸附于低介电材料上。
接着，于步骤120形成一催化(catalyst)金属层于有机层上。在一 优选实施例中，催化金属层由一个或多个Co、 Pd和Ni所组成，其 中催化金属的浓度约大于95%原子百分比。在一优选实施例中，催 化金属层由浸出吸附(immersion adsorption)形成，其中优选浸出吸附 在包括Pd或Co离子(或两者)的溶液中进行。
在形成催化金属层之后，于步骤125中形成一阻障金属层。在 一实施例中，阻障金属层是钴合金，在此范例中，钴的优选浓度约 小于96%原子百分比。钴合金可例如包括磷、钨、铼、钼或上述组 合。在另一实施例中，阻障金属层是镍合金，其优选浓度约小于95% 原子百分比。在一优选实施例中，阻障金属层由浸出吸附形成。
在形成阻障金属层后(步骤125)，可于步骤130中加入主导电材 料。举例来说，可使用铜作为主导电材料，其形成方法可采用物理 气相沉积法(PVD)或电化学沉积法(ECP)，有需要可于步骤135进行 化学机械研磨法(CMP)将表面平坦化，并移除导电材料不需要的部 分。图4a-图4e揭示本发明 一实施例形成内连接元件200工艺步骤 中各阶段的剖面图。请参照图4a，一基底205上形成有一接触区210， 同样的，接触区不限定于特定的类别。之后，请参照图4b，于基底 205和接触区210上方形成一介电层215。
根据本发明一实施例，为形成一插塞，于介电层215上方形成 一光阻220的层并图形化的。图形化的步骤包括对光阻进行曝光， 改变其物理特性，如此可使用适当的溶剂移除特定的部分。图4c揭 示一元件包括图形化的光阻层。之后，蚀刻移除介电层215未被保 护的部分，后续移除剩余的光阻层，形成一插塞225(或凹槽)，其中 插塞向下延伸至接触区210，如图4d所示。
后续，在本发明的一实施例中，形成一选择性的顺性层，以构 成内连接。如上所述，形成内连接先选择性自组装(SAM)—有机单分 子层(优选采用有机吸附法)，其中包含氢氧根的有机硅烷分子键存在 于插塞凹陷225的低介电部分。图6a显示本发明一实施例化学吸收 工艺的图解。请注意在图6a 图6c中，低介电材料层标示为600，然 而，优选有机硅烷不和插塞225底部的基底205的材料键结，以防 止于该处形成阻障层。简言之，接触区210的表面在后续的工艺步 骤中，大体上不形成阻障层，而主导电材料直接接触接触区210的 表面206。此结构减少内连接的插塞接触电阻。请注意，在一些实施 例中，阻障层可在邻近侧壁的边角接触接触层的暴露表面，若存在 此种接触，其表面206大体上仍为暴露的。
后续形成一催化金属层，其中形成优选催化金属层的方法，是 将有机层材料浸泡于一包括催化金属离子(优选为Pd、 Co或两者)的 溶液中。图6b图解本发明一实施例浸泡工艺。在此实施例中，Pd2++ 离子和存在的有机层键结。最后，于催化层上形成阻障金属层(优选 通过无电镀沉积)。图6c图解本发明一实施例无电镀工艺。在实施例 的工艺中，阻障金属层为一钴层。所完成的结构为一内连接元件200， 如图4e所示。为简洁，图4e仅显示内连接元件200的插塞225部分， 其中插塞225可填入铜导电材料235，其和介电层215通过一阻障层 230分隔(并非与基底205或接触区210分隔)。图5显示较复杂的内连接结构，其为本发明另一实施例半导体
元件300的剖面图。在此实施例中，内连接元件300包括一具有沟 槽375部分和插塞部分370的内连接301，其中内连接301从沟槽 375 —路向下延伸至另一内连接元件350的铜导电材料。在图5的实 施例中， 一钴覆盖层355形成于内连接350上，且一蚀刻停止层360 形成于钴覆盖层355上。 一低介电材料层365形成于蚀刻停止层360 上方。
在一实施例中，低介电材料层可以为位于Santa Clara California 的Applied Material所提供的Black Diamond。低介电材料层365形 成包括插塞370和沟槽375的凹槽。内连接301(包括沟槽375和插 塞370)填入例如铜的导电材料385，其中导电材料和介电层365通过 一阻障层380分隔。在一优选实施例中，阻障层380包括一有机层、 一催化层和一阻障金属层(没有分别示出)。在许多案例中，使用化学 机械研磨法(CMP)或类似的工艺使介电层365、阻障层380和铜导电 层385的顶部表面共面。
虽然本发明已以优选实施例揭露如上，但是其并非用以限定本发明， 任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更 动与改进。举例来说，内连接可有不同的结构，或根据本发明可制作出其 它的半导体元件。另外，本发明可采用上述不同的材料。因此，本发明的 保护范围，当视后附的权利要求书所界定为准。
权利要求
1.一种用于半导体元件的内连接，包括一有机层，形成于一凹槽的侧壁上；一催化金属层，形成于该有机层上；和一阻障金属层，形成于该催化金属层上。
2. 如权利要求1所述的用于半导体元件的内连接，其中该凹槽 形成于一介电层中。
3. 如权利要求1所述的用于半导体元件的内连接，其中该有机 层包括有机硅烷。
4. 如权利要求1所述的用于半导体元件的内连接，其中该有机 层包括3-氨丙基三甲氧基硅垸。
5. 如权利要求1所述的用于半导体元件的内连接，其中该有机 层包括3-氨丙基三乙氧基硅烷。
6. 如权利要求1所述的用于半导体元件的内连接，其中该有机 层包括N-(2-氨乙基)-3-氨丙基三甲氧基硅垸。
7. 如权利要求1所述的用于半导体元件的内连接，其中该有机 层包括2-(三甲氧基硅垸基)-乙基吡啶。
8. 如权利要求1所述的用于半导体元件的内连接，其中该催化 金属层包括钯。
9. 如权利要求1所述的用于半导体元件的内连接，其中该催化 金属层包括钴。
10. 如权利要求1所述的用于半导体元件的内连接，其中该催化 金属层包括镍。
11. 如权利要求1所述的用于半导体元件的内连接，其中该催化 金属层的催化金属的浓度大于95%。
12. 如权利要求1所述的用于半导体元件的内连接，其中该阻障 金属层包括镍合金。
13. 如权利要求12所述的用于半导体元件的内连接，其中该镍 合金包括磷。
14. 如权利要求1所述的用于半导体元件的内连接，其中形成该凹槽用以暴露一接触区的表面，且其中该有机层、该催化金属层和 该阻障金属层的形成，仍保持该接触区的表面大体上暴露。
15. —种半导体元件，包括 一接触区；一介电层，形成于该接触区上，该介电层包括具有侧壁的凹槽， 该凹槽暴露至少部分该接触区；及一顺应层，大体上覆盖所有该凹槽的侧壁，该顺应层包括一有 机层。
16. 如权利要求15所述的半导体元件，更包括一催化金属层， 形成于该有机层上。
17. 如权利要求16所述的半导体元件，还包括一阻障金属层， 形成于该催化金属层上。
18. 如权利要求15所述的半导体元件，还包括一主导电单元， 填入该凹槽，其中该主导电单元直接接触该接触区。
19. 如权利要求15所述的半导体元件，其中该介电层由低介电 材料所组成。
20. —种用于半导体元件的内连接，包括一主导电单元，填入一介电层凹槽，且接触一邻近该介电层的 接触区，其中一顺应层设置在该介电层和该主导电单元之间，该顺 应层包括一有机层和一催化金属层。
全文摘要
一种半导体元件及用于半导体元件的内连接。在一实施例中，一介电层形成于一基底上，其中介电层中形成有一凹槽。一有机层形成于凹槽的侧壁上。一催化金属层形成于有机层上。一阻障金属层形成于催化金属层上。
文档编号H01L23/52GK101286495SQ20071016574
公开日2008年10月15日 申请日期2007年11月6日 优先权日2007年4月12日
发明者睦晓林, 石健学 申请人:台湾积体电路制造股份有限公司