用于mems结构的晶片级封装的方法和系统的制作方法

专利名称：用于mems结构的晶片级封装的方法和系统的制作方法
技术领域：
本发明一般地涉及制造对象。更具体地，本发明提供了用于将MEMS 结构密闭地(hermetically)密封在封装中的方法和结构。仅作为示例，本 发明已被用于利用晶片级封装处理对MEMS谐振器进行密闭密封。该方法 和结构也可用于其他微机电系统技术，例如其他传感器、检测器等。
背景技术：
微机电系统(MEMS)在包括显示器、加速计和传感器在内的各种应 用领域中得到利用。MEMS —般是利用诸如沉积、刻蚀、键合等半导体处 理技术制造的。由于这些处理的小尺寸，器件的一些部分被微加工以形成 MEMS的各种组件。结果，MEMS结构的各种固定和可动组件(电组件和 机械组件两者)是由MEMS制造技术提供的。
MEMS结构的封装一般是通过将MEMS结构置于惰性环境中并将封 装结构粘合到支持该MEMS结构的衬底上来执行的。封装结构的形状通常 像开口盒子，开口侧朝下安装，从而提供围绕MEMS结构的开放空间，以 使得MEMS结构的元件可根据特定应用而适当运动。与这种封装结构的侧 面相关联的厚度对密度产生限制，该密度是用于对封装进行包封的。此 外， 一些封装处理在器件级对MEMS结构进行封装，单个封装结构包封单 个MEMS结构。这种处理涉及大量时间和/或劳动来将每个MEMS结构个 体地密封在封装中。
因此，本领域需要用于封装MEMS结构的改进的方法和系统。

发明内容
根据本发明，提供了用于制造对象的技术。更具体地，本发明提供了 用于将MEMS结构密闭地密封在封装中的方法和结构。仅作为示例，本发明已适用于利用晶片级封装处理对MEMS谐振器进行密闭密封。该方法和 结构也可用于其他微机电系统技术，例如其他传感器、检测器等。
根据本发明的一个实施例，提供了一种为耦合到衬底的MEMS结构形
成封装的方法。该方法包括在衬底上沉积包封材料和对包封材料进行图案 化以形成多个被包封结构。该方法还包括在衬底上沉积第一覆盖层和在第 一覆盖层中形成一个或多个释放孔图案。该方法还包括去除包封材料和沉 积第二覆盖层。
根据本发明的另一实施例，提供了一种用于MEMS结构的封装。该封 装包括耦合到衬底的MEMS结构和与MEMS结构相邻并从衬底延伸到预 定距离的腔区域。该封装还包括第一密封层，该第一密封层具有与衬底接 合的第一部分和布置在腔区域之上的第二部分。该封装还包括第二密封 层，该第二密封层具有与第一密封层的第一部分接合的第一部分和与第一 密封层的第二部分接合的第二部分。
使用本发明比传统技术获得了许多益处。例如，在根据本发明的一个 实施例中，密闭密封的MEMS谐振器封装的形状因数小于传统技术提供的 形状因数。此外，本发明的实施例利用良好发展的集成电路处理技术来制 造封装结构，从而降低成本并改善封装可靠性。取决于实施例，存在这些 益处中的一个或多个。参考以下的详细描述和附图，可更全面的认识本发 明的各种其他目的、特征和优点。


图1A是根据本发明一个实施例的MEMS谐振器的一部分的简化透视
图1B是图1A所示的MEMS谐振器的简化剖视图； 图2是根据本发明一个实施例在第一形成阶段的MEMS封装的简化剖 视图3是根据本发明一个实施例在第二形成阶段的MEMS封装的简化剖 视图4是根据本发明一个实施例在第三形成阶段的MEMS封装的简化剖视图5是根据本发明一个实施例在第四形成阶段的MEMS封装的简化剖 视图6是根据本发明一个实施例在第五形成阶段的MEMS封装的简化剖 视图；以及
图7是图示出根据本发明一个实施例的制造密闭密封封装的方法的简 化流程图。
具体实施例方式
图1A是MEMS谐振器的一部分的简化透视图。MEMS谐振器100包 括可动结构110，可动结构110机械地耦合到一个或多个挠性构件112。 可动结构110机械地响应于利用驱动电极120提供的电信号。传感电极 122又电响应于可动结构110的机械振动。尽管图1中未图示，但是 CMOS衬底为谐振器结构120提供机械支持。此外，CMOS衬底向谐振器 结构提供电输入并从谐振器结构接收电输出。在整个本说明书中且更具体 地在下面提供了与CMOS衬底有关的其他讨论。
尽管可动构件110和挠性构件112的厚度在图1A中被图示为小于电 极120/122的厚度，但是这不是本发明的实施例所必需的。在这里描述的 一些实施例中，可动构件110、挠性构件112和电极120/122是从单个层 制造的，从而提供具有相同厚度的结构。在其他实施例中，所沉积或以其 他方式形成的其他层根据特定应用而适当产生具有不同厚度的结构。仅作 为示例，可动板的形状被图示为圆形。在其他实施例中，根据特定振荡器 应用而适当地利用其他形状。本领域普通技术人员将认识到许多变体、修 改和替换。
图1B是图1A所示的MEMS谐振器100的简化剖视图。如图1B所 示，MEMS谐振器100耦合到CMOS衬底105， CMOS衬底105为MEMS 谐振器提供机械支持。如上所述，CMOS衬底105包括用于提供对MEMS 谐振器的电控制的CMOS电路。在其他实施例中，衬底包括用于接收 MEMS谐振器所生成的电信号的CMOS电路。因此，本发明的实施例适用于包括传感器、检测器、定时器件等的应用。如图1B所示，MEMS谐 振器110通过间隙130与驱动电极120分离，并且通过间隙132与传感电 极122分离。间隙130和132以及组件之间的其他适当间隔允许MEMS谐 振器的运动(根据特定应用而可以是横向、垂直、旋转等方式的运动)。
尽管图1中图示了单个MEMS谐振器，但是本发明的实施例不限于单 个器件。 一般而言，在衬底上制造器件的阵列，并且利用这里描述的技术 执行晶片级封装。随后用切片(dicing)来分离各个器件。此外，尽管图 1A和图1B中图示了 MEMS谐振器，但是本发明的实施例不限于这种谐 振器。其他MEMS结构也包括在本发明实施例的范围内。
在2007年12月4日提交的题为"Method and Apparatus for MEMS Oscillator (用于MEMS谐振器的方法和装置)"的共同转让和共同在审美 国专利申请No. 11/950,373中提供了与MEMS谐振器和MEMS振荡器有 关的其他讨论，该申请的公开内容通过引用全部结合于此，用于所有目 的。
图2是根据本发明一个实施例在第一形成阶段的MEMS封装的简化剖 视图。在图2所示的实施例中，包封材料210 (例如，牺牲光致抗蚀剂层 (sacrificial photoresist layer))被沉积和图案化，以包封MEMS谐振器， 并在包封材料在随后的制造步骤中被去除和/或排出时形成围绕MEMS谐 振器的空间或腔区域215。将为随后形成的层提供机械支持并且在随后的 处理步骤(以下将更全面地描述)期间也可去除的、包括有机材料在内的 其他材料也可用于形成图2所示的包封材料层。在一些实施例中利用光致 抗蚀剂，这是因为在显影之后，光致抗蚀剂提供足够的机械刚度和耐化学 性以支持上方所沉积的层，但仍然能够利用等离子灰化处理而被去除，其 中等离子灰化处理选择性地去除光致抗蚀剂而不去除上方所沉积的层的较 多部分。
此外，在利用适于液体材料的旋涂施加技术形成包封材料层的实施例 中，该层的顶面在形成之后基本是平面的(planar)。在其他实施例中， 包封材料层的平面化是在旋涂施加技术完成执行的。优选地，层210的平 面化表面的特征在于小于50nm的波度(waviness)，波度被定义为峰谷粗糙度。层210的平面性在一些实施例中被称为"基本为平面"。在一个实 施例中，光致抗蚀剂材料被旋涂到衬底105上，具有第一厚度。利用比完 全曝光光致抗蚀剂材料所需的曝光量少的曝光量来对光致抗蚀剂材料执行 部分曝光。因此，部分曝光的光致抗蚀剂的显影使得去除光致抗蚀剂材料
的上部，从而产生具有第二厚度或最终厚度的包封层，如图2所示。如图 2所示，包封材料层覆盖并包埋各种在先前处理步骤中制造的组件。
包封层的尺寸被选择为提供足够的垂直和横向空隙，以使得MEMS结 构能够在操作期间运动。因此，包封材料的尺寸将取决于特定应用。在一 些实施例中，包封材料210的厚度220的范围从大约0.5/mi到大约 2.0拜。
图2所示的包封层210被示出为具有基本为平面的顶面。然而，这不 是本发明的实施例所必需的。在一些实施例中，替代图2所示的结构或者 与图2所示的结构相结合地利用提供额外机械强度的结构。例如，利用金 字塔形结构，金字塔形结构利用三角形特征以增大包封材料的承载特性。 本领域普通技术人员将认识到许多变体、修改和替换。
尽管包封材料的形成在上面被称为第一形成阶段，但是本领域技术人 员将会清楚，所示的实施例不限于字面上的第一阶段或处理步骤。例如， 图2所示的包括光致抗蚀剂材料的包封层的形成可以包括多个处理步骤， 例如底部抗反射涂敷步骤(BARC)、光致抗蚀剂涂敷步骤、顶部抗反射 涂敷步骤(TARC)、预曝光烘烤步骤、在扫描仪中曝光、后曝光烘烤步 骤、显影步骤等等。因此，对"第一阶段"、"第二阶段"等的提及仅仅 是提供参考，不是意图将本发明的实施例限于特定数目的处理步骤。本领 域普通技术人员将会认识到许多变体、修改和替换。
图3是根据本发明一个实施例在第二形成阶段的MEMS封装的简化剖 视图。在图3所示的实施例中，利用晶片级表层(blanket)沉积处理形成 第一覆盖层310 (例如，非晶硅层)，也称为密封剂层。因此，如图3所 示地形成厚度320大约为0.3itmi的保形涂层(conformal coating)。本发明 的其他实施例利用除非晶硅之外的层来形成第一覆盖层，例如，多晶硅、 氧化硅、氮化硅、金属等等。如整个本说明书中且更具体地在下面所更全面描述的，第一覆盖层310提供在机械和化学上稳定的覆盖层，该覆盖层 对某些随后的处理步骤期间的去除有抵抗。覆盖层的材料类型和厚度是根 据其横向宽度选择的，以具有所要求的机械强度，从而使得其可在内部空 间215与外部空间之间承受至少一个大气压的压力差而不破裂和/或陷落。 因此，适于用作覆盖层的具有适当厚度和材料属性的层包括在本发明实施 例的范围内。
图3所示的非晶硅层的沉积和图案化是利用兼容CMOS的沉积处理执 行的。也就是说，用于对层310进行沉积和图案化的处理是考虑到与 CMOS器件衬底相关联的结构而执行的。例如，某种CMOS电路可能受执 行高温沉积处理的不利影响，因为这些高温沉积处理可能损害金属(例 如，铝回流)或者引起与该CMOS电路相关联的结的扩散。因此，在本发 明的一种实施例中，使用低温沉积、图案化和刻蚀处理(例如在低于500 。C的温度下执行的处理)来形成层310。在另一个具体实施例中，使用在 低于40(TC下执行的沉积、图案化和刻蚀处理来形成层310。因此，执行 沉积和其他处理的温度一般被表征为低温处理，从而保护衬底上的CMOS 结构不受温度引入的损害。
图4是根据本发明一个实施例在第三形成阶段的MEMS封装的简化剖 视图。在前一步骤中沉积的非晶硅层310被图案化，然后被刻蚀以形成释 放孔(release hole)图案410。释放孔图案410的形成将光致抗蚀剂层215 的顶层的一部分暴露于用于随后处理步骤的处理流体(包括液体和气 体)。在图4所示的实施例中，释放孔图案在横向上位于MEMS谐振器侧 面，但这不是本发明的实施例所必需的。如下面所描述的，图4所示的释 放孔图案410仅仅是能够对释放孔图案的目的和功能进行描述的一种示 例。
释放孔图案410的尺寸和形状被选择为允许化学品、液体和/或气体从 位于由非晶硅层310所限定的区域内的围绕MEMS谐振器的区域通到非晶 硅层310外部的区域。也就是说，释放孔图案410允许流体从区域420到 区域422的流动，反之亦然。因此，尽管在图4中仅图示出单个释放孔图 案410，但是本发明的实施例不限于所示的形状或定位。例如，取决于实施例，释放孔图案410可由包括孔、线、 一系列线等在内的多种几何形状
来表征。在一些实施例中，根据MEMS谐振器的结构和围绕MEMS谐振 器的材料(例如光致抗蚀剂层215)而适当地在层310的各个部分形成多 个释放孔图案。
图5是根据本发明一个实施例在第四形成阶段的MEMS封装的简化剖 视图。如图5所示，使用等离子灰化处理来去除先前如图2所示形成的包 封MEMS谐振器的光致抗蚀剂材料。因此，光致抗蚀剂材料210通常称为 牺牲光致抗蚀剂材料。如图5所示，区域420和区域510中的光致抗蚀剂 材料在这些处理步骤期间被去除。在图4所示步骤中形成的释放孔图案用 于在去除处理期间提供对区域420和510中的牺牲光致抗蚀剂材料的访问 (access)。本领域技术人员将会清楚，非晶硅层310基本上是抗图4所 示的等离子灰化处理的。因此，层310在等离子灰化处理期间保持其结构 属性，并从而维护MEMS谐振器的可动部分使其不与层310接触。
在等离子灰化处理之后，由于包封材料被去除，因此MEMS谐振器再 次可根据特定应用而适当地运动。除了等离子灰化之外，其他合适的去除 处理也包括在本发明实施例的范围内。去除处理与(一个或多个)释放孔 图案和MEMS谐振器的组件之间的各种间隙的几何形状相结合地工作。在 一些实施例中，可利用多个去除处理以按不同速率从结构的不同组件去除 材料。本领域普通技术人员将会认识到许多变体、修改和替换。
图6是根据本发明一个实施例在第五形成阶段的MEMS封装的简化剖 视图。第二覆盖层610 (例如，非晶硅层)是沉积在衬底上的表层。第二 非晶硅层610包封第一非晶硅层310并填充先前形成的释放孔图案410。 在一些实施例中，第二非晶硅层的一部分被沉积在衬底上，如MEMS谐振 器右侧的额外沉积物620所示。因此，在这些实施例中，释放孔图案的定 位和几何形状被选择为使任何附加沉积物都定位在对MEMS谐振器的操作 而言适当的位置处。根据本发明的实施例，释放孔图案的布置被选择为使 得任何额外沉积物对MEMS谐振器的操作的影响最小化。
本发明的其他实施例对第二覆盖层610利用除非晶硅之外的层，例如 多晶硅、二氧化硅、氮化硅、金属等等。参考图6，第二非晶硅层610也是保形层，尽管这不是本发明所必需的。在所示实施例中，层610的保形 特性由于释放孔图案的存在而被修改，释放孔图案在沉积处理期间被填充
和密封。吸杂(gettering)结构(未示出)可设在完成的封装中以吸收在 形成第二非晶硅层之后存在于封装中的材料。在一些实施例中，用于形成 层610的沉积处理在与MEMS谐振器相邻的区域420中产生真空。因此， 在一些实施例中提供对MEMS谐振器的密闭密封，包括在区域420中提供 真空或降低压力的氛围。在其他实施例中，利用包括惰性气体、适于吸杂 材料的气体等的其他氛围。尽管这里考虑了密闭真空密封，但是这不是本 发明实施例所必需的。取决于特定应用而提供对于MEMS谐振器的操作而 言适当的氛围。本领域普通技术人员将认识到许多变体、修改和替换。
第二非晶硅层的沉积可利用低温(即，兼容CMOS的)沉积处理或更 高温处理来执行。在一些更高温处理(例如，在大于大约40(TC的温度下 的沉积)中，MEMS周围的杂质在沉积之前和/或期间被烘干。在一些实 施例中，在第二非晶硅层的沉积期间使用的环境基本是真空环境，从而使 得在区域420中提供真空。
如图6所示，本发明的实施例提供用于MEMS谐振器的密闭密封封 装，该封装是利用半导体处理技术而非传统封装技术制造的。封装结构的 壁厚度因此一般比传统封装中利用的壁薄得多。因此，相邻器件之间的间 隔可被减小，从而增大封装密度并降低器件成本。在一些实施例中，封装 结构的壁厚度630的范围从大约1.0/mi到大约10ium。在特定实施例中， 厚度630约为5.0/mi。该厚度将取决于各种因素，包括形成层310和610 时利用的材料、区域420中的大气压力等等。
本发明的实施例提供了对具有非常紧凑的形状因数(form factor)的 一个或多个MEMS结构的晶片级密闭封装。如上所述，尽管在图6中图示 出单个MEMS结构，但是其他实施例包括每个封装中有多个MEMS结 构、分离的多个封装中有多个MEMS结构、或者其组合。
图7是图示出根据本发明一个实施例的制造密闭密封封装的方法的简 化流程图。方法700包括沉积包封材料(710)(例如，光致抗蚀剂层) 和对包封材料进行图案化(712)以形成在包封材料中所包封的多个MEMS谐振器。在特定实施例中，这样形成多个牺牲光致抗蚀剂结构，从
而包封先前在CMOS晶片上形成的一个或多个MEMS谐振器。包封结构 (例如，牺牲光致抗蚀剂结构)的尺寸被选择为提供围绕各个MEMS谐振 器的腔空间，同时维持MEMS谐振器之间较小的距离。因此，本发明的实 施例提供了与其他技术相比具有紧凑形状因数的封装。另外，包封结构为 随后形成的覆盖层(包括非晶硅层)提供机械支持。同时，形成包封结构 时利用的材料能够相对于一个或多个随后形成的覆盖层而被选择性地去 除。
方法700还包括在晶片上沉积第一覆盖层(714)(例如，非晶硅 层)。在一种实施例中，第一覆盖层是非晶硅的保形层，尽管其他材料和 几何形状也包括在本发明实施例的范围内。该方法还包括在第一覆盖层中 形成一个或多个释放孔图案(716)和例如利用等离子灰化处理去除包封 材料(例如，图案化的光致抗蚀剂结构)(718)。取决于特定应用，释 放孔图案可以具有各种几何形状和相对于MEMS谐振器的位置。第二覆盖 层(例如由非晶硅层形成)被沉积在晶片上(720)。在图6所示的实施 例中，第二覆盖层填充一个或多个释放孔图案并密闭地密封MEMS谐振 器。如上所述，执行第二覆盖层的沉积时利用的氛围被选择为提供真空氛 围、降低压力的氛围(包括诸如气体之类的一种或多种流体)或者其他适 当氛围。根据特定应用可适当地在密封器件中利用吸杂材料。本领域普通 技术人员将认识到许多变体、修改和替换。
应当认识到，图7所示的具体步骤提供了根据本发明一个实施例为 MEMS结构形成封装的具体方法。也可根据替代实施例执行其他步骤序 列。例如，本发明的替代实施例可按其他顺序执行以上概述的步骤。此 外，图7所示的各个步骤可包括多个子步骤，可根据各个步骤以各种序列 执行这些子步骤。此外，取决于特定应用，可去除步骤或者增加额外的步 骤。本领域普通技术人员将认识到许多变体、修改和替换。
应当了解，这里描述的示例和实施例仅用于说明目的，本领域技术人 员会想到考虑了这些示例和实施例的各种修改或变化，这些修改或变化形 式应当包括在本申请的精神和范围以及所附权利要求的范围内。相关申请的交叉引用
本申请要求2007年1月5日提交的题为"Methods and systems for wafer level packaging of MEMS structures (用于MEMS结构的晶片级封装 的方法和系统)"的美国临时专利申请No.60/883,744在35 U.S.C § 119(e) 下的权益，该申请的公开内容通过引用全部结合于此。
权利要求
1.一种为耦合到衬底的MEMS结构形成封装的方法，该方法包括在所述衬底上沉积包封材料；对所述包封材料进行图案化以形成多个被包封结构；在所述衬底上沉积第一覆盖层；在所述第一覆盖层中形成一个或多个释放孔图案；去除所述包封材料；以及沉积第二覆盖层。
2. 如权利要求1所述的方法，其中，在所述衬底上沉积包封材料包括 利用液体包封材料执行旋涂处理。
3. 如权利要求2所述的方法，其中，所述包封材料包括光致抗蚀剂材料。
4. 如权利要求1所述的方法，其中，所述第一覆盖层包括非晶硅层。
5. 如权利要求4所述的方法，其中，所述第二覆盖层包括第二非晶硅层。
6. 如权利要求1所述的方法，其中，沉积所述第一覆盖层包括执行低 温沉积处理，该低温沉积处理的特征在于最大处理温度低于500°C。
7. 如权利要求1所述的方法，其中，去除所述包封材料包括执行等离 子灰化处理。
8. 如权利要求1所述的方法，其中，所述MEMS结构包括MEMS谐 振器。
9. 如权利要求1所述的方法，其中，所述衬底包括CMOS电路。
10. 如权利要求1所述的方法，其中，沉积所述第二覆盖层包括为所 述MEMS结构形成密闭密封环境。
11. 一种用于MEMS结构的封装，该封装包括 耦合到衬底的MEMS结构；与所述MEMS结构相邻并从所述衬底延伸到预定距离的腔区域； 第一密封层，该第一密封层具有与所述衬底接合的第一部分和布置在所述腔区域之上的第二部分；以及第二密封层，该第二密封层具有与所述第一密封层的第一部分接合的 第一部分和与所述第一密封层的第二部分接合的第二部分。
12. 如权利要求11所述的封装，其中，所述第一密封层的第二部分基本是平面。
13. 如权利要求11所述的封装，其中，所述第二密封层还包括延伸穿 过所述第一密封层的部分。
14. 如权利要求11所述的封装，还包括所述腔区域中的惰性环境。
15. 如权利要求14所述的封装，其中，所述惰性环境包括真空环境。
16. 如权利要求11所述的封装，还包括与所述腔区域以流体方式连通 的吸杂材料。
17. 如权利要求11所述的封装，其中，所述第一密封层包括非晶硅层。
18. 如权利要求11所述的封装，其中，所述第二密封层包括非晶硅层。
19. 如权利要求ll所述的封装，其中，所述衬底包括CMOS电路。
20. 如权利要求11所述的封装，其中，所述MEMS结构包括MEMS 谐振器。
全文摘要
本发明涉及用于MEMS结构的晶片级封装的方法和系统。一种为耦合到衬底的MEMS结构形成封装的方法包括在衬底上形成包封材料和对包封材料进行图案化以形成多个被包封结构。该方法还包括在衬底上沉积第一覆盖层和在第一覆盖层中形成一个或多个释放孔图案。该方法还包括去除包封材料和沉积第二覆盖层。
文档编号H01L21/02GK101578687SQ200780049387
公开日2009年11月11日 申请日期2007年12月28日 优先权日2007年1月5日
发明者乌克·吉, 宇翔·王, 晓 杨, 叶 王, 贾斯廷·佩恩 申请人:明锐有限公司