在半导体元件中形成隔离层的方法

专利名称：在半导体元件中形成隔离层的方法
技术领域：
本发明是有关于一种半导体元件，更特别地，是有关于一种用以形成隔 离结构的方法，以均匀填充半导体元件的沟槽，从而改善该半导体元件的特性。
背景技术：
由于半导体制造技术的发展，可使用小设计规则在半导体元件中制造非 常细微图案，因此，可增加该半导体元件的集成度。在制造半导体存储器元
件(例如， 一具有非常细微图案的直接随机存取存储器(DRAM))时，元件隔 离工艺对于增加该半导体存储器元件的数据保留时间以便改善产率是重要 的。因此，已根据隔离工艺研究及发展许多工艺及材料，以改善半导体元件 的数据保留时间。
在各种隔离工艺中，因为可使用窄沟槽及隔离层有效隔离元件，所以广 泛地使用浅沟槽隔离(STI)工艺。在所述STI工艺中，经由典型曝光及蚀刻工 艺在半导体衬底中形成沟槽至一预定深度，以及以绝缘层填充所述沟槽。然 后，在该绝缘层上实施一平坦化工艺，以在所述沟槽中形成隔离层。为改善 用以填充沟槽的间隙填充特性，使用高密度等离子体(HDP)氧化层做为间隙 填充材料或者使用沉积-蚀刻-沉积(DED)方法。然而，该HDP氧化层及该 DED方法不适用于填充亚-60nm ( sub-60 nm)技术的半导体元件的沟槽。在 此情况中，沟槽经由一旋涂式介电材料(SOD)工艺填充以由混合物(包括溶剂 及溶解物)所构成的可流动绝缘层。
在使用可流动绝缘层的SOD工艺中，使用 一涂布机将混合物(包括溶剂 及溶解物)施加至沟槽，以形成可流动绝缘层。接下来，实施一固化工艺， 从而在密实化该可流动绝缘层时以该可流动绝缘层填充所述沟槽。然后，使 该可流动绝缘层凹陷至一预定深度，以及通过用埋入式绝缘层填充该可流动 绝缘层的凹陷部分以在所述沟槽中形成沟槽隔离层。然而，使用可流动绝缘 层的SOD工艺具有许多限制，例如，很难用沟槽隔离层均匀地填充所述沟
槽。因此，需要一种用以在半导体元件中形成隔离层的改良方法，以获得稳 定的元件特性。

发明内容
在一实施例中，提供一种用以在半导体元件中形成隔离层的方法，该方法包括形成沟槽于半导体衬底中;形成可流动绝缘层，以填充该沟槽;使该 可流动绝缘层凹陷;以及沉积埋入式绝缘层在该可流动绝缘层上，同时保持沉 积賊射比率(DSR)于约22以下，以便以该埋入式绝缘层填充该沟槽，同时限 制该埋入式绝缘层在该沟槽的侧面部分(或侧壁)上的生长。在此使用时，术 语"沟槽(trench)"指的是通过蚀刻所形成的最初沟槽及在该最初沟槽中所界 定的后续沟槽，因为层被形成或提供于其中。
在该可流动绝缘层的凹陷后，该方法进一步可以包括形成钝化层至预 定厚度，以便保护该沟槽的暴露侧面部分及防止孔洞在该沟槽的侧面部分上 产生。可以使用高密度等离子体(HDP)工艺实施该钝化层的形成至约140A 至约180A的厚度。
可以通过供应约40sccm至约55sccm的流速的硅烷(SiH4)气体及约 lsccm至约40sccm的流速的氬(H2)气体来实施该埋入式绝缘层的沉积。
可以通过供应约10sccm至约20sccm的流速的硅烷(SiH4)气体及约 800sccm至约1100sccm的流速的氢(H2)气体来实施该埋入式绝缘层的沉积。
在另一实施例中，提供一种用以在半导体元件中形成隔离层的方法，该 方法包括形成沟槽于半导体衬底中;形成衬层在该沟槽的暴露表面上，该衬 层包括衬氮化层及衬氧化层;形成可流动绝缘层，以填充该沟槽;使该可流动 绝缘层凹陷;载入该半导体衬底至一工艺室中;通过供应一包含氧(02)、硅烷 (SiH4)及氦(He)气体的第 一 沉积源至该工艺室来形成 一钝化层至 一预定厚 度，以便保护当该可流动绝缘层凹陷时所暴露的衬氮化层的侧表面及防止孔 洞在该沟槽的侧面部分上产生；以及通过供应一包含氧(02)、硅烷(SiH4)、 氢(H2)及氦(He)气体的第二沉积源至该工艺室同时保持DSR在约22以下来 沉积埋入式绝缘层，以便填充该沟槽。
在又一实施例中，提供一种用以在半导体元件中形成隔离层的方法，该 方法包括形成沟槽于半导体衬底中;形成衬层在该沟槽的暴露表面上，该衬 层包括衬氮化层及衬氧化层;形成可流动绝缘层，以填充该沟槽;使该可流动
绝缘层凹陷;载入该半导体衬底至一工艺室中;通过供应一包含氧(02)、硅烷 (SiH4)及氦(He)气体的第 一沉积源至该工艺室来形成一钝化层至一预定厚 度，以便保护当该可流动绝缘层凹陷时所暴露的衬氮化层的侧表面及防止孔 洞在该沟槽的侧面部分上产生；以及通过供应一 包含氧(02)、硅烷(SiH4)及 (H2)气体的第二沉积源至该工艺室同时保持DSR在约1至约7的范围内来 沉积埋入式绝纟彖层，以^i真充该沟槽。
在该埋入式绝缘层的沉积后，该方法可以进一步包括供应氧等离子体至 该半导体衬底，以便通过使氧离子与氢离子反应以从该埋入式绝缘层的表面
移除氢。
可以形成该钝化层至约250A至约350A的厚度，以便在沉积该埋入式 绝缘层时可保护该衬氮化层。
可以通过以约10sccm至约20sccm的流速供应硅烷(SiH4)气体至该工艺 室，并且从该工艺室的侧面以约600sccm至约800sccm的流速及从该工艺室 的上部以约200sccm至约300sccm的流速供应氢(H2)气至该工艺室，同时使 该半导体衬底保持在约650。C至约750。C温度，来实施该埋入式绝缘层的沉 积。


图1至12描述依据本发明实施例的用以在半导体元件中形成隔离层的 方法；
图13描述依据本发明实施例的高密度等离子体(HDP)室的示意图14及15描述形成隔离层时所发生的问题；
图16A及16B描述对衬氮化层的裁剪侵蚀(clipping attack);
图17至22描述本发明的另一实施例；以及
图23A及23B描述晶片的检查结果。
具体实施例方式
下面，将参考所附图式详细描述依据本发明的用以在半导体元件中形成 隔离结构的方法，附图中显示本发明^实施例。然而，本发明可以以许多不 同形式来具体化且不应该被解读成局限于此所述的实施例。
参考图1,在半导体衬底IOO上顺序沉积垫氧化层102及垫氮化层104。
该垫氧化层102減少因该垫氮化层104所施加的吸力(attracting force)所造成 的该半导体衬底100的应力。在该垫氮化层104上形成一光致抗蚀剂层并图 案化该光致抗蚀剂层以形成一光致抗蚀剂层图案106，该光致抗蚀剂层图案 106选择性地暴露该垫氮化层104。将在该垫氮化层104的暴露区域中形成 隔离层以界定隔离区域，该垫氮化层104的覆盖以该光致抗蚀剂层图案106 的其它区域将成为有源区域。
参考图2，使用该光致抗蚀剂层图案106做为掩模来实施蚀刻工艺，以 形成具有一预定深度的沟槽112。
具体地，使用光致抗蚀剂层图案106蚀刻去除该垫氮化层104的暴露区 域，以形成垫氮化层图案108。接下来，剥除(亦即，移除)该光致抗蚀剂层 图案106。然后，使用该垫氮化层图案108蚀刻该垫氧化层102,以形成垫 氧化层图案110,该垫氧化层图案110选择性地暴露该半导体衬底100。接 着，使用该垫氮化层图案108及该垫氧化层图案IIO做为掩模来蚀刻去除该 半导体衬底100的暴露区域，以在该半导体衬底100中形成沟槽112至一预 定深度(例如，约1600A至约1800A)。
参考图3,在该半导体衬底IOO上实施氧化工艺，以在所述沟槽112中 形成一侧壁氧化层114。该侧壁氧化层114可通过热氧化来形成。在所述沟 槽的形成期间会损害该半导体衬底100,因此，形成该侧壁氧化层II4,以 补偿该半导体衬底100的损害部分。此外，该侧壁氧化层114可防止当在该 半导体衬底100上直接形成衬氮化层116时该衬氮化层116对该半导体衬底 100所施加的应力。
接下来，在该侧壁氧化层114上沉积衬氮化层116至约75A至约80A 的厚度。该衬氮化层116防止在诸如栅极氧化工艺及热工艺的工艺期间氧化 物源渗入该半导体衬底IOO所造成的泄漏电流。此外，该衬氮化层116防止 在一用以形成沟道的杂质注入工艺期间掺杂剂渗入隔离层所造成的阈值电 压Vth的减少。虽然在传统方法中沉积衬氮化层至约70A或更小的厚度，但 是在本发明的当前实施例中沉积该衬氮化层116至约75A至约80 A的厚度。 因为该衬氮化层116具有充分厚度，所以可在稍后工艺中保护该半导体衬底 IOO免于受到侵蚀。之后，在该衬氮化层116上形成衬氧化层118。
参考图4,在该半导体衬底100上方形成可流动绝缘层U0，以填充所 述沟槽112。
详而言之，在一旋转涂布机(spincoater)上装载该半导体衬底100。接下 来，当旋转该旋转涂布机时，将一包括溶剂及溶解物的混合物施加至该半导 体衬底100,以形成用以填充所述沟槽112的该可流动绝缘层120。该可流 动绝缘层120可以是一具有良好回流(reflow)特性的旋涂式介电材料(SOD) 层。例如，可流动绝缘层120可由聚硅氨烷(polysilazane)形成。然后，通过 固化处理该可流动绝缘层120。可在一氢气(H2)或氧气(02)环境中实施该固化 工艺。
参考图5，在该可流动绝缘层120上实施一平坦化工艺。通过化学机械 研磨(CMP)实施该平坦化工艺，直到暴露该垫氮化层图案108为止。由于该 平坦化工艺，可在一稍后工艺中^f吏该可流动绝缘层120均匀地凹陷。
参考图6，在该平坦化工艺后，使该可流动绝缘层120凹陷至一预定深 度(d),以暴露该衬氮化层116。该预定深度(d)可以在约1100A至约1500A 的范围。可使用 一例如氢氟化物(HF)溶液的湿式蚀刻化学制品使该可流动绝 缘层120凹陷。在使该可流动绝缘层120凹陷后，以附图标记U0'表示该可 流动绝缘层120。当使该可流动绝缘层120凹陷时，蚀刻去除该衬氧化层118 至该预定深度(d)。因此，可暴露该村氮化层116至相同预定深度(d)。此外， 当使该可流动绝缘层120凹陷时，会蚀刻去除该衬氮化层116的暴露部分。 结果，会减少该衬氮化层116的暴露部分的厚度。接下来，在该半导体衬底 IOO上实施一退火工艺。详而言之，该半导体衬底IOO被载入炉中并在约900 。C至约950。C的温度下实施约20秒至约30秒的退火，以便密实化该流动绝 缘层120'。
在一传统方法中，重复埋入式绝缘层的沉积及该埋入式绝缘层的蚀刻， 以均匀填充沟槽。然而，当半导体元件的集成度增加时，在半导体元件中形 成更深且更窄的沟槽，因此，很难只以埋入式绝缘层有效地填充所述沟槽。 基于此理由，在本发明的当前实施例中，使用该可流动绝缘层120以填充所 述沟槽112。具体而言，在其中形成有所述沟槽112的该半导体衬底100上 形成该可流动绝缘层，以及使该可流动绝缘层120凹陷。以此方式，先以该 可流动绝缘层120填充所述窄沟槽112的部分，然后，以埋入式绝缘层填充 所述沟槽112的剩余部分。
然而，当使该可流动绝缘层120凹陷时，亦蚀刻去除该衬氧化层118, 因此，会增加经由所述沟槽112所暴露的衬氮化层116的部分的粗糙度，从
而在所述沟槽112的侧表面(或上侧壁)上形成粗糙部分122。例如，该衬氧
化层118的未被蚀刻去除的部分会保留在该衬氮化层116的暴露部分上，从 而形成所述粗糙部分122。随着用以使该可流动绝缘层120凹陷的湿式蚀刻 工艺时间增加，所述粗糙部分122的粗糙度会增加。
如果在存有所述粗糙部分122的沟槽112中直接形成埋入式绝缘层，则 该埋入式绝缘层的生长速率在所述沟槽112的存有所述粗糙部分122的侧面 部分(或所述侧壁)比所述沟槽112的底部高。在此情况中，所述粗糙部分122 的粗糙度增加，因此，如图14所示，在所述沟槽112的粗糙部分122与所 述沟槽中所生长的埋入式绝缘层之间的界面处可能形成纳米孔洞200(参考 图14)。在图14中，附图标记205及210表示可流动绝缘层及埋入式绝缘层。 然而，如果在形成该埋入式绝缘层后在所述沟槽112的侧壁上存有所述纳米 孔洞200时，实施一后续工艺，例如， 一形成如图15所示的4册才及电才及220 及一连接于一栅极堆叠与一上电极之间的平台插塞(landing plug)235的工 艺，则来自该平台插塞235的导电材料会渗入所述纳米孔洞220，因此，如 图15中的部分240所示，该平台插塞235会电性连接至该栅极电极220(— 桥接缺陷)。在图15中，附图标记215、 225及230分别表示一栅极绝缘层、 一金属层及一硬掩模层。
在该衬氮化层116上的由该衬氧化层118的剩余粒子所形成的粗糙部分 122造成所述纳米孔洞200(导致诸如桥接缺陷的缺陷)。在不形成该衬氧化层 118以防止产生所述纳米孔洞200的情况中，当使该可流动绝缘层凹陷 时，湿式蚀刻化学制品会损害该衬氮化层116,因而，半导体元件会是有缺 陷的。
因此，使用 一种利用沉积溅射比率(deposition sputtering ratio: DSR)的方 法做为防止在沟槽的侧壁上产生纳米孔洞的方式。该DSR表示目标层的净 沉积厚度与该目标层的蚀刻厚度的比率。如下面等式l所示，通过沉积厚度 与溅射厚度的总和除以该溅射厚度可计算该DSR。当该DSR高的时候，该 沉积厚度相对大于该溅射厚度。随着DSR变低，溅射速率增加。
沉积厚度+溅射厚度 — 溅射厚度
通常，当该DSR低的时候，因为层在沟槽的底部比在该沟槽的侧壁上
生长得更快，所以可防止纳米孔洞的产生。然而，当该DSR低的时候，因 为在沟槽的侧面部分上所沉积的氧化层的厚度在沟槽比单元区域(cell region)
宽的区域例如周边区域中低，所以会切割衬氮化层(裁剪侵蚀现象(clipping attack phenomenon))。此裁剪侵蚀会导致栅极氧化层完整性(GOI)缺陷，该 缺陷会降低半导体元件的可靠性。另一方面，当该DSR高的时候，可防止 裁剪侵蚀现象。然而，在此情况中，因为层的生长在沟槽的侧壁上比在该沟 槽中快，所以会形成纳米孔洞。因此，需要一种防止在周边区域中产生裁剪 侵蚀同时允许层的生长在沟槽中比在该沟槽的侧壁上快的方法。
参考图7至13,以第一及第二预热工艺处理该半导体衬底100，以减少 在该侧壁氧化层114及该衬氮化层116中的应力。
具体而言，将该半导体衬底100装载在图13图所示的HDP室300的工 作台305上，以便实施HDP工艺。接下来，当注入氩(Ar)及氦(He)气体至该 HDP室300时，供应预定功率(或偏压)至该HDP室300，以实施第一预热工 艺约50秒至约55秒。在该第一预热工艺期间，可以在约60sccm至75sccm 的流速下供应氩(Ar)气体至该HDP室300。可以在约250sccm至350sccm的 流速下从侧面320及在约250sccm至350sccm的流速下从顶部315供应氦(He) 气体至该HDP室300。再者，可以AU亥顶部315供应约4500W至约5500W 间的功率至该HDP室300,以及可以从所述侧面320供应约3500W至约 4500W间的功率至该HDP室300,以在该HDP室300中产生等离子体。没 有从底部325供应功率至该HDP室300。
接下来，在该半导体衬底100上实施第二预热工艺。通过供应包含氧 (02)、氩(Ar)及氦(He)气体的惰性气体至该半导体衬底100及供应预定功率 (或偏压)至该HDP室300来实施该第二预热工艺约5秒至约10秒。可以以 约50sccm至约150sccm的流速供应氧(02)气体至该HDP室300,以及可以 以约40sccm至约50sccm的流速供应氩(Ar)气体至该HDP室300。可以以约 200sccm至约300sccm的流速供应氦(He)气体至该HDP室300。可以AU亥顶 部315供应约4500W至约5500W范围的功率至该HDP室300，以及可以从 所述侧面320供应约3500W至约4500W范围的功率至该HDP室300。没有 从该底部325供应功率至该HDP室300。可以实施该第一及第二预热工艺不 超过60秒。可在该第一及第二预热工艺期间释放该衬氮化层116的应力， 因此，可防止该衬氮化层116从所述沟槽112隆起(lifting)。
实施该第 一预热工艺而不使用氧(02)气体，以及使用氧(02)气体实施该 第二预热工艺。因此，由在该第一及第二预热工艺，可释放该衬氮化层116 的应力，且可氧化该衬氮化层116的暴露表面，以形成保护氧化层。
参考图8及13图，在所述沟槽112中形成一钝化层124,以覆盖该可流 动绝缘层120'及该衬氮化层116的暴露表面。
具体而言，在该第一及第二预热工艺后，供应一包含氧(02)、硅烷(SiH4) 及氦(He)气体的第一沉积源至该HDP室300。可以以约100sccm至约115sccm 的流速供应氧(02)气体至该HDP室300。可以/人所述侧面320以约40sccm 至约55sccm的流速及/人该顶部315以约25sccm至约35sccm的流速供应珪 烷(SiH4)气体至该HDP室300。可以/人所述侧面320以约150sccm至约 250sccm的流速及从该顶部315以约50sccm至约150sccm的流速供应氦(He) 气体至该HDP室300。可以/人该顶部315供应约7500W至约8500W间的功 率至该HDP室300，以及可以从所述侧面320供应约4500W至约5500W间 的功率至该HDP室300。再者，可以供应约450W至约550W间的功率至该 HDP室300。可以供应所述功率至该HDP室300约1秒。
当以埋入式绝缘层填充沟槽112时，该钝化层124做为一粘合层。再者， 该钝化层124保护该衬氮化层116免受蚀刻气体的影响。该钝化层124具有 一厚度，使得可以减少所述粗糙部分122(在使该可流动绝缘层120凹陷时所 形成)的粗糙度，以及可防止在所述沟槽112的侧壁处(亦即，邻近材料所要 形成/沉积的侧壁)产生孔洞。该钝化层124可具有约140A至约180A的厚度。 例如，该钝化层124可具有约160 A的厚度。
在传统方法中，可以以一高频沉积该钝化层124至约300A的厚度，以 便防止在用以填充所述沟槽112的后续间隙填充工艺期间对该半导体衬底 IOO所施加的高偏压导致的侵蚀。然而，在此情况中，DSR具有约280的高 值，因此，该钝化层124可在所述沟槽112的侧壁处所形成的粗糙部分122 上具有一相对大的厚度。结果，当在一后续工艺中在所述沟槽112中形成埋 入式绝缘层时，该埋入式绝缘层可能在所述粗糙部分122上比在其它部分上 生长快，此会在所述沟槽112的侧壁上产生纳米孔洞。基于此理由，在本发 明的实施例中，沉积该钝化层124至小于300 A的厚度，例如，约140A至 约180A的厚度，以便防止在所述沟槽112的侧壁上产生纳米孔洞。
参考图9及13,供应HDP沉积源至该HDP室300，以实施一用以形成
一第一HDP氧化层126的第一沉积工艺。
具体而言，供应一包含氧(02)、硅烷(SiH4)、氢(H2)及氦(He)气体的第 二沉积源至该HDP室300。可以以约60sccm至约80sccm的流速供应氧(02) 气体至该HDP室300。可以^v所述侧面320以约25sccm至约38sccm的流 速及从该顶部315以约15sccm至约25sccm的流速供应硅烷(SiH4)气体至该 HDP室300。可以/人所述侧面320以约200sccm至约400sccm的流速供应氦 (He)气体至该HDP室300。可以以约lsccm至约40sccm的流速供应氬(H2) 气体至该HDP室300。可以从该顶部315供应约6500W至约7500W间的功 率至该HDP室300，以及可以/人所述侧面320供应约6500W至约7500W间 的功率至该HDP室300。再者，可以^v该底部325供应约1700W至约2200W 间的功率至该HDP室300。以此方式，在该钝化层124上形成该第一 HDP 氧化层126至约1300A~约2000A的厚度。
当以1.4:1的氧气对硅烷供应比供应氧(02)及硅烷(SiH4)并维持DSR于 约18至约22之间时，可以形成该第一HDP氧化层126。在传统方法中，当 形成该第一 HDP氧化层126时，可以以约120sccm至约130sccm的流速供 应氢(H2)气体至该HDP室300,以维持约38的DSR。然而，在本发明的当 前实施例中，相较于传统方法，以约lsccm至约40sccm的相对低流速供应 第二沉积源的氪(H2)气体至该HDP室300，并且以与传统方法相同的流速供 应其它气体至该HDP室300。在此情况中，可减少DSR至约20。亦即，因 为该氢(H2)气体的流速与沉积速率成正比及与溅射(蚀刻)速率成反比，所以 DSR与该氢(H2)气体的流速成正比变化。因此，可通过减少氢(H2)气体的流 速来减少该溅射速率，以便减少DSR。当DSR低的时候，埋入式绝缘层在 所述沟槽112的下面比在所述沟槽112的形成有所述粗糙部分122的侧面生 长快，从而可有效防止纳米孔洞的产生。同时，当DSR低的时候，会如图 16A所示因裁剪缺陷(A)而切割在周边区域中所形成的该衬氮化层116。因 此，在本发明的当前实施例中，形成该衬氮化层116至约75A至约80A的 厚度，以如图16B的区域B所示抑制裁剪侵蚀。同时，当在所述沟槽112 中形成该第一HDP氧化层126时，因为所述沟槽112是窄的，所以在所述 沟槽112之上部分处的该第一 HDP氧化层126上会形成突出部 (overhang) 128。
参考图10图，供应蚀刻气体至该HDP室300，以从所述沟槽112的上
部分蚀刻去除该第一HDP氧化层126的突出部128。
具体而言，供应一氟基蚀刻气体至该HDP室300，以蚀刻去除该第一 HDP氧化层126的约90A至约140A的厚度。该蚀刻气体可以包含三氟化氮 (NF3)、氢(H2)及氦(He)气体。当供应蚀刻气体至该HDP室300时，亦供应 一预定功率至该HDP室300。可以以约lOOsccm至约130sccm的流速供应 三氟化氮(NF3)气体至该HDP室300，以及可以以约180sccm至约230sccm 的流速供应氦(He)气体至该HDP室300。在此，可以从该顶部315以约40sccm 至约70sccm的流速额外供应氦(He)气体至该HDP室300。可以从该顶部315 供应约1700W至约2200W范围的功率至该HDP室300，以及可以/人所述侧 面320供应约4700W至约5300W范围的功率至该HDP室300,以估文为用以 在该HDP室300中产生等离子体的源功率。此外，可以从该底部325供应 约IIOOW至约1400W间的功率至该HDP室300。以此方式，可通过蚀刻去 除该第一 HDP氧化层126的预定厚度以从所述沟槽112的上部分移除所述 突出部128，从而可容易地实施后续间隙填充工艺。
参考图11，供应HDP沉积源至该半导体村底100，以形成一用以填充 所述沟槽112的第二HDP氧化层129。可以形成该第二HDP氧化层至 约650A至850A的厚度。在该第二HDP氧化层129上额外形成一覆盖层130。 可以在与该第一 HDP氧化层126相同的工艺条件中形成该第二 HDP氧化层 129。
参考图12，通过平坦化该覆盖层130及该第二 HDP氧化层l29以暴露 该垫氮化层图案108及移除该暴露的垫氮化层图案108及该垫氧化层图案 IIO来形成隔离层132。可通过化学机械研磨(CMP)平坦化该覆盖层130及该 第二HDP氧化层129。
如以上所说明，在本发明的当前实施例中，通过沉积该第一HDP氧化 层126、蚀刻去除该第一 HDP氧化层126的突出部128及沉积该第二 HDP 氧化层129而填充所述沟槽112。然而，可改变用以填充所迷沟槽112的沉 积及蚀刻工艺，以改善间隙填充特性。
具体而言，在上述实施例中，先沉积该第一HDP氧化层126至约1300A 至约2000A的厚度，以及实施蚀刻工艺，以移除在所述沟槽112的上部分的 该第一HDP氧化层126上所形成的突出部128。然而，供选地，可通过重复 形成具有约800 A的厚度的HDP氧化层及移除该HDP氧化层约90 A至约
140A的厚度来填充所述沟槽112。可以重复此循环一至三次。在此情况中， 可有效地移除该HDP氧化层的突出部，因此可改善间隙填充裕度。
图17至22描述本发明的另一实施例。特别地，图20描述了因半导体 衬底的温度的增加所造成的氧化物源的解吸附(desorption)。图23A及23B 描述晶片的检查结果。
如上面图1至6所说明的，在半导体衬底100中形成沟槽112。接下来， 在所述沟槽112中形成侧壁氧化层114、衬氮化层116及衬氧化层118。然 后，以可流动绝缘层120填充所述沟槽112,并使用湿式蚀刻化学制品使该 可流动绝缘层120凹陷至一预定深度(d)，从而形成填充所述沟槽112的底部 的可流动绝缘层120'。当使该可流动绝缘层120凹陷时，在所述沟槽112的 上侧壁处形成粗糙部分122。
参考图17及13，在该半导体衬底IOO上实施一预热工艺，以释放该侧 壁氧化层114及该衬氮化层116的应力。
具体而言，将该半导体衬底ioo装载在图13所示的HDP室300的工作 台305上。当供应包含氧(02)、氩(Ar)及氦(He)气体的惰性气体至该HDP室 300时，供应一预定功率(或一偏压)至该HDP室300以构成一预热工艺。实 施该预热工艺不超过约60秒。可以以约100sccm至约120sccm的流速供应 氧气(02)至该HDP室300，以及可以以约40sccm至约50sccm的流速供应氩 (Ar)气体至该HDP室300。可以/人所述侧面320以约200sccm至约300sccm 的流速及从该顶部315以约200sccm至约300sccm的流速供应氦(He)气体至 该HDP室300。再者，可以/人该顶部315供应约4500W至约5500W间的功 率至该HDP室300,以及可以从所述侧面320供应约3500W至约4500W间 的功率至该HDP室300，从而在该HDP室300中产生等离子体。没有从底 部325供应功率至该HDP室300。
参考图18及13,该可流动绝缘层120'部分填充所述沟槽112,且在所 述沟槽112的侧壁上形成该衬氮化层116。在此情况中，在该可流动绝缘层 120'及该衬氮化层116上形成一钝化层400。
具体而言，在该预热工艺后，当供应HDP沉积源至该HDP室300时， 供应一预定功率(或一偏压)至该HDP室300，以形成该钝化层400至约250A 至约350A的厚度。例如，该钝化层400可具有约300 A的厚度。该HDP沉 积源包含源气体及氦(He)气体。该源气体包含氧(02)及硅烷(SiH4)气体。可以
以约100sccm至约115sccm的流速供应氧(02)气体至该HDP室300。可以乂人 所述侧面320以约40sccm至约55sccm的流速及/人该顶部315以约25sccm 至约35sccm的流速供应硅烷(SiH4)气体至该HDP室300。可以从所述侧面 320以约150sccm至约250sccm的流速及从该顶部315以约50sccm至约 150sccm的流速供应氦(He)气体至该HDP室300。可以从该顶部315供应约 7500W至约8500W间的功率至该HDP室300,以及可以/人所述侧面320供 应约4500W至约5500W间的功率至该HDP室300。再者，可以,人该底部 325供应约450W至约550W间的功率至该HDP室300。结果，可在该可流 动绝缘层120'及该衬氮化层116上形成该钝化层400至约250A至约350A 的厚度。该钝化层400在一用以填充所述沟槽112的未以该可流动绝缘层120' 填充的剩余部分的后续间隙填充工艺期间做为粘合层。此外，该钝化层400 保护该衬氮化层116免受蚀刻气体的影响。
参考图19及13,供应一包含氧(02)、硅烷(SiH4)及氢(H2)气体的HDP 沉积源至该HDP室300,以在该钝化层400上形成一用以填充所述沟槽112 的第三HDP氧化层402。
具体而言，供应氬(H。、氧(02)及硅烷(SiH4)气体至该HDP室300。可以 以约30sccm至约40sccm的流速供应氧(02)气体至该HDP室300,以及可以 从所述侧面320以约10sccm至约20sccm的流速供应硅烷(SiH4)气体至该 HDP室300。可以从所述侧面320以约600sccm至约800sccm的流速及乂人该 顶部315以约200sccm至约300sccm的流速供应氢(H。气体至该HDP室300。 可以供应约8000W至10000W间的功率至该HDP室300，以及可以/人所述 侧面320供应约5500W至7000W间的功率至该HDP室300。再者，可以/人 该底部325供应约3000W至4000W间的功率至该HDP室300。结果，可在 该钝化层400上形成该第三HDP氧化层402至约1800A到2200A的厚度。
在传统方法中，可以以约120sccm至约130sccm的流速供应HDP沉积 源的氢(H。气体。然而，在本发明的当前实施例中，以比传统方法高的流速 供应氬(H。气体。例如，/人所述侧面320以约600sccm至约800sccm的流速 及从该顶部315以约200sccm至约300sccm的流速供应氬(H2)气体至该HDP 室300。再者，虽然在传统方法中可以以约25sccm至约38sccm的流速供应 硅烷(SiH4)气体，但是在本发明的当前实施例中以约1 Osccm至约20sccm的 流速供应硅烷(SiH4)气体。
当以低流速供应硅烷(SiH4)气体至该HDP室300，同时以一高流速供应 氢(H。气体至该HDP室300时，通过硅烷(SiH4)气体的HDP层的沉积速率低 且通过该氢(H2)气体的溅射速率高。因此，DSR可在约7至约IO之间。当 沉积工艺的DSR具有在约7至约10间的低数值时，埋入式绝缘层(或HDP 氧化层)在所述沟槽112的底部比在所述沟槽112的形成有所述粗糙部分122 的侧壁生长快，从而可防止纳米孔洞在所述沟槽112的侧壁上产生。当埋入 式绝缘层(或HDP氧化层)在所述沟槽112中比在所述沟槽112的形成有所述 粗糙部分122的侧壁生长慢时，在以该埋入式绝缘层完全填充所述沟槽112 的内部前，该埋入式绝缘层可以生长在所述沟槽112的上侧壁上。在此情况 中，形成纳米孔洞。然而，在本发明的当前实施例中，增加该溅射速率，以 及减少该沉积速率，以降低DSR,以便限制该埋入式绝缘层生长在所述沟槽 112的侧壁上。因此，可防止纳米洞孔的产生。此外，当形成该第三HDP 氧化层402时，供应高功率(或偏压)至该HDP室300，以增加该半导体衬底 100的温度，以便防止该HDP沉积源被吸附在所述沟槽112的侧壁上。
参考图20,如箭头所示，供应一高功率(或偏压)至该半导体衬底100。 例如，从该HDP室300的顶部315供应约8000W至约10000W的功率至该 半导体衬底100。从该HDP室300的侧面320供应约5500W至约7000W的 功率至该半导体衬底100。从该HDP室300的底部325供应约3000W至约 4000W的功率至该半导体衬底100。以此方式，该半导体衬底100的温度可 增加至约650。C至75(TC且保持在此范围内。当该半导体衬底100的温度增 加时，可释放在所述沟槽112的侧壁上所吸附的氧化物源410。因此，HDP 层在所述沟槽112的侧壁上会生长较慢。
参考图21,氧等离子体施加至该半导体衬底100,以从该第三HDP氧 化层402的表面移除氢离子。
具体而言，供应氧(02)及氦(He)气体至该HDP室300。然后，供应一预 定功率至该HDP室300，以产生氧等离子体。可以以约500sccm至约 1000sccm的流速供应氧(02)气体至该HDP室300,以及可以以约50sccm至 约150sccm的流速供应氦(He)气体至该HDP室300。可以从该顶部315供应 约5000W至约10000W间的功率至该HDP室300，以及可以从所述侧面320 供应约5000W至约10000W间的功率至该HDP室300。没有从该底部325 供应功率至该HDP室300。
如以上所述，供应大量氢(H2)气体，以形成该第三HDP氧化层402。因 此，在该第三HDP氧化层402的表面中包含许多氢离子。因此，当在该HDP 室300中形成氧等离子体时，在该第三HDP氧化层402中所包含的氢离子 与该氧等离子体反应，因而，可从该第三HDP氧化层402移除所述氩离子。 以此方式，可处理该第三HDP氧化层402。然后，在该第三HDP氧化层402 上形成一覆盖层(未显示)。代替通过重复HDP氧化层的沉积及该HDP氧化 层的突出部的蚀刻来在所述沟槽112中形成该第三HDP氧化层402,仅通过 约1800A至约2200A的厚度的沉积来形成该第三HDP氧化层402，。虽然只 通过沉积来形成该第三HDP氧化层402，但是因为通过供应低流速的硅烷 (SiH4)气体及高流速的氢(H2)气体可使该第三HDP氧化层402在所述沟槽 112的侧壁上保持低生长速率，所以可防止在该第三HDP氧化层402上的突 出部的形成。
参考图22,通过在该第三HDP氧化层402上实施预定工艺形成沟槽隔 离层404。具体而言，平坦化该覆盖层(未显示)及该第三HDP氧化层402， 直到暴露垫氮化层图案108为止。然后，移除该暴露的垫氮化层图案108及 垫氧化层图案IIO,以形成该沟槽隔离层404。可通过CMP平坦化该覆盖层 及该第三HDP氧化层402。
在依据本发明的用以在半导体元件中形成隔离层的方法中，虽然当沟槽 被部分填充时，所述沟槽的侧壁变得粗糙，但是当在所述沟槽中形成HDP 氧化层时，供应低流速的氢(H2)气体来减少DSR，以便该HDP氧化层在所 述沟槽的粗糙上侧壁上会生长较慢。供选地，当在沟槽中形成HDP氧化层 时，通过减少硅烷(SiH4)气体的供应速率及增加氢(H2)气体的供应速率以相 对于沉积速率增加溅射速率，如此可减少DSR，进而减少该HDP氧化层在 所述沟槽的粗糙上侧壁上的生长速率。亦即，可通过减少该DSR降低在所 述沟槽的粗糙上侧壁处的生长速率，以^使可防止纳米孔洞在所述沟槽的侧壁 上产生。当使用 一用于桥接缺陷的电子束检测技术(EBI)检查由 一导电材料所 构成的平台插塞(landingplug)时，如图23A所示在一由传统方法所处理的 晶片(C)中侦测到许多桥接缺陷。然而，如图23B所示，在一依据本发明的 当前实施例所处理的晶片中侦测到非常少的桥接缺陷。
虽然已经关于特定实施例描述了本发明，但是本领域技术人员将明显易 知在不脱离下面权利要求所界定的本发明的精神及范围内可以实施各种变
更及{务改。
本申请要求2007年9月7日所提出的韩国专利申请10-2007-0091196号 的优先权，其中引入该韩国专利申请案的全部作为参考。
权利要求
1. 一种用以在半导体元件中形成隔离结构的方法，该方法包括:形成沟槽于半导体衬底中；形成可流动绝缘层，以至少实质填充该沟槽；蚀刻该可流动绝缘层，以部分打开该沟槽并暴露该沟槽的上侧壁；以及沉积埋入式绝缘层在该可流动绝缘层上，同时保持沉积溅射比率DSR不大于22，从而以该埋入式绝缘层填充该沟槽，同时限制该埋入式绝缘层在该沟槽的侧壁上的生长。
2. 如权利要求1的方法，其中使用包括氢氟酸HF的湿式蚀刻化学制品 实施该可流动绝缘层的蚀刻。
3. 如权利要求1的方法，其中蚀刻该可流动绝缘层^Mv而减少1100A至 1400A的厚度。
4. 如权利要求1的方法，其中在该可流动绝缘层的蚀刻后，该方法进一 步包括在该沟槽的暴露的上侧壁上形成钝化层至一预定厚度并防止在或邻 近该沟槽的侧壁产生孔洞。
5. 如权利要求4的方法，其中使用高密度等离子体HDP工艺实施该钝化 层的形成。
6. 如权利要求4的方法，其中形成该钝化层至140A到180A的厚度。
7. 如权利要求1的方法，其中通过以40sccm至55sccm的流速供应珪烷 SiH4气体及以不大于40sccm的流速供应氢气体来实施该埋入式绝缘层的沉积。
8. 如权利要求1的方法，其中通过以10sccm至20sccm的流速供应硅烷 气体及以800sccm至1100sccm的流速供应氢气体来实施该埋入式绝缘层的 沉积。
9. 一种用以在半导体元件中形成隔离结构的方法，该方法包括 形成沟槽于半导体衬底中；形成衬层于该沟槽的侧壁上，该衬层界定该沟槽的新侧壁，该衬层包括 衬氮化层及衬氧化层；形成可流动绝缘层，以至少实质填充该沟槽； 蚀刻该可流动绝纟彖层，以部分打开该沟槽； 通过使用包含氧、硅烷及氦气体的第一沉积源来形成钝化层至预定厚 度，该钝化层至少形成于当蚀刻该可流动绝缘层以部分打开该沟槽时所暴露 的该衬氮化层上，该钝化层被提供来防止在或邻近该沟槽的侧壁产生孔洞; 以及使用包含氧、硅烷、氢及氦气体的第二沉积源形成埋入式绝缘层从而填充该沟槽，该埋入式绝缘层在保持沉积溅射比率DSR不大于22时形成。
10. 如权利要求9的方法，其中使用包括氢氟酸的湿式蚀刻化学制品实施 该可流动绝缘层的蚀刻。
11. 如权利要求9的方法，其中蚀刻该可流动绝缘层以减少1100A至 1400A的厚度。
12. 如权利要求9的方法，其中在将该半导体衬底载入沉积室后，形成该 钝化层及该埋入式绝缘层，该方法进一步包括通过供应第一预热气体至该沉积室来实施第一预热工艺，从而释放该衬 层的应力；以及通过供应第二预热气体至该沉积室来实施第二预热工艺，从而氧化在已 部分打开该沟槽后所暴露的该村氮化层。
13. 如权利要求12的方法，其中该第一预热气体包括氩及氦气体。
14. 如权利要求12的方法，其中该第二预热气体包括氧、氩及氦气体。
15 .如权利要求12的方法，其中在60秒内完成该第 一及第二预热工艺。
16. 如权利要求9的方法，其中形成该钝化层至140A到180A的厚度。
17. 如权利要求9的方法，其中该埋入式绝缘层的形成包括 蚀刻在该沟槽的上侧所形成的该埋入式绝缘层的突出部；以及 通过供应该第二沉积源沉积额外的埋入式绝缘层。
18. 如权利要求17的方法，其中重复该突出部的蚀刻及该埋入式绝缘层 的沉积以及该额外埋入式绝缘层的沉积高达三次。
19. 如权利要求9的方法，其中在将该半导体衬底载入沉积室后，形成该 钝化层及该埋入式绝缘层，其中通过/人该沉积室的侧面以25sccm至38sccm 的流速及从该沉积室的顶部以15sccm至25sccm的流速供应硅烷气体至该沉 积室，及以不大于40sccm的流速供应氢气体至该沉积室，来实施该埋入式 绝缘层的沉积。
20. —种用以在半导体元件中形成隔离结构的方法，该方法包括 形成沟槽于半导体衬底中；形成衬层在该沟槽的表面上，该衬层包括村氮化层及村氧化层； 形成可流动绝缘层，以至少实质填充该沟槽； 蚀刻该可流动绝缘层，以部分打开该沟槽； 载入该半导体衬底至工艺室中；通过供应包含氧、硅烷及氦气体的第 一沉积源至该工艺室来形成钝化层 至预定厚度，该钝化层被提供来防止在该沟槽中产生孔洞；以及沉积埋入式绝缘层，以便至少实质填充该沟槽，从而形成隔离结构，该 埋入式绝缘层通过供应包含氧、硅烷及气体的第二沉积源至该工艺室且同时 保持沉积溅射比率DSR不大于7而^皮沉积。
21. 如权利要求20的方法，其中在该埋入式绝缘层的沉积后，该方法进 一步包括供应氧等离子体至该半导体衬底，从而通过氧离子与氢离子反应来 从该埋入式绝缘层的表面移除氬。
22. 如权利要求20的方法，其中使用包括氢氟酸的湿式蚀刻化学制品实 施该可流动绝纟彖层的蚀刻。
23. 如权利要求20的方法，其中蚀刻该可流动绝缘层从而减少IIOOA至 1400A的厚度。
24. 如权利要求20的方法，其中形成该钝化层至250A到350A的厚度， 从而在沉积该埋入式绝缘层时保护该衬氮化层。
25. 如权利要求20的方法，其中通过以10sccm至20sccm的流速供应硅 烷气体至该工艺室，并乂人该工艺室的侧面以600sccm至800sccm的流速及从 该工艺室的顶部以200sccm至300sccm的流速供应氢气至该工艺室，同时使 该半导体衬底保持在650。C至75(TC温度，来实施该埋入式绝缘层的沉积。
全文摘要
一种用以在半导体元件中形成隔离层的方法，包括形成沟槽于半导体衬底中。形成可流动绝缘层，以填充该沟槽。使该可流动绝缘层凹陷。在该可流动绝缘层上沉积埋入式绝缘层，同时保持沉积溅射比率(DSR)于约22以下，以便以该埋入式绝缘层填充该沟槽，同时限制该埋入式绝缘层在该沟槽的侧面部分上的生长。
文档编号H01L21/70GK101383321SQ20081021379
公开日2009年3月11日 申请日期2008年9月8日 优先权日2007年9月7日
发明者银炳秀 申请人:海力士半导体有限公司