专利名称：半导体元件及其制造方法
技术领域：
本发明涉及集成电路元件，且特别涉及半导体元件的栅极结构。
背景技术：
随着技术节点(technology nodes)縮小，半导体工艺已引进具有高介电常 数的栅极介电材料(例如high-k介电材料)的使用。高介电常数材料的介电常 数高于传统常用的氧化硅，允许较厚介电层的使用，而获得相似的等效氧化 层厚度(equivalent oxide thickness, EOTs)。此工艺还受益于金属栅极结构的导 入，可提供较传统多晶硅栅极结构还低的电阻。
尤其当栅极长度缩小，等效氧化层厚度(EOT)的最小化更为关键。然而， 栅极介电层(例如氧化铪)与硅基底之间可能需要界面层(interfacial layer)。界 面层也会贡献栅极结构的等效氧化层厚度。因此，随着栅极长度尺寸縮小， 界面层的厚度变得更为重要。业界也亟需增加栅极介电层的介电常数以控制 栅极结构的等效氧化层厚度。再者，也需降低栅极介电层的氧空位(oxygen vacancy)。
因此，业界亟需改良的栅极结构及其制法。
发明内容
为了解决现有技术中存在的上述问题，本发明一实施例提供一种半导体 元件的制造方法，包括提供半导体基底；于半导体基底上形成界面层；于界 面层上形成第一栅极介电层；于第一栅极介电层上形成金属层；以及将金属 层氧化以形成金属氧化层，其中金属层的氧化包括自界面层捉取氧。
本发明另一实施例提供一种半导体元件的制造方法，包括提供半导体基 底；于半导体基底上形成界面层；于界面层上沉积高介电常数介电层；以及 于高介电常数介电层上形成多层金属栅极，其中多层金属栅极的形成包括 形成第一金属层，其中第一金属层包含氧捉取成分；形成第二金属层，其中第二金属层包括可氧化成分、含氧金属、或前述的组合；以及形成第三金属 层。
本发明又一实施例提供一种半导体元件，包括栅极介电层；栅极电极， 形成于栅极介电层上，其中栅极电极包括第一金属层，包括氧抓取成分； 第二金属层，位于第一金属层之上，其中第二金属层包含氧；第三金属层， 位于第二金属层之上；以及多晶硅层，其中第三金属层与多晶硅层之间包括 界面。
本发明可有效控制栅极结构的等效氧化层厚度，还降低了栅极介电层的 氧空位。
图l显示本发明一实施例中，形成包含高介电常数层的栅极结构的方法 流程图。
图2-图6根据图1的方法的一系列工艺剖面图。
图7显示本发明一实施例中，包含多层金属栅极结构的半导体元件的剖 面图。
图8显示本发明一实施例中，制造多层金属栅极的方法流程图。 上述附图中的附图标记说明如下
100、 800~方法;102、 104、 106、 108、 110、 112、 802、 804、 806、 808、 810、 812~步骤；202、 704~基底；302、 710 界面层；tl 厚度；304、 712 栅极介电层；402、 714、 716、 718 金属层；502 金属栅极；602 金属氧化 层；600、 702 栅极结构；700~元件；706 浅沟槽绝缘结构；708 源极/漏极 区；720 间隙壁。
具体实施例方式
本发明大体关于于基底上形成集成电路，且特别是关于制造半导体元件 (例如场效应晶体管元件，FETdevice)的栅极结构。然应了解的是，以下叙述 提供许多不同的实施例或例子，用以实施本发明实施例的不同形态。以下所 述元件的特定例子及设置方式，仅用以精简本发明实施例的叙述。当然，这 些叙述仅用以举例说明，非用以限制本发明。此外，以下的说明可能于不同实施例之间采用重复的标号和/或文字。此重复为了简要且清楚地说明本发明实施例，标号或文字的重复不代表不同实施例之间和/或结构之间，有任何关联性。再者，当述及一第一材料层位于一第二材料层"上"或"之上"(或其他相似叙述)时，本发明实施例所包含的可能情形有第一材料层与第二材料层直接接触，或者，第一材料层与第二材料层之间可能夹有一或多层的其他材料层。
请参照图l，其显示一实施例中的方法100的流程图，其有关于栅极结构的形成。图2-图6提供对应至图1的制造流程的元件实施例。方法100可包含在一半导体元件或其一部分的工艺中。半导体元件可包括静态随机存取存储器(SRAM)和/或其他逻辑电路、无源元件(例如如电阻、电容、和域电感)、和/或有源元件(例如P通道型场效应晶体管(PFET)、 N通道型场效应晶体管(NFET)、金属氧化物半导体场效应晶体管(MOSFET)、互补式金属氧化物半导体(CMOS)晶体管、双载子晶体管(bipolartmnsistor)、高压晶体管、高频晶体管、其他存储器、或前述的组合)。
方法100开始于步骤102，首先提供基底(例如晶片)。在图2所示的实施例中，提供基底202。在一实施例中，基底202包括结晶的硅基底。基底202可包括数种掺杂形式，取决于设计需求，例如是p型基底或n型基底。基底202也可包括其他的元素半导体，例如锗或钻石。或者，基底202可包括化合物半导体，例如碳化硅、砷化镓、砷化铟、或磷化铟。再者，基底202可选择性包括外延层(epi layer),其可为应变外延层，用以增进元件效能，和/或可包括绝缘层上硅(SOI)结构。此外，基底202可包括形成于其上的多个结构，包括有源区、绝缘区、源极/漏极区、隔绝结构(例如，浅沟槽绝缘结构)、和/或其他公知结构。
接着，方法100进行到步骤104，于基底上形成界面层。在图3所示的实施例中，界面层302形成于基底202之上。界面层302可包括硅、氧、和/或氮。在一实施例中，界面层302包括氧化硅。界面层302可借着原子层沉积(ALD)、湿式清洗(wet cleaning)、热氧化、和/或其他适合工艺而形成。在一实施例中，界面层302的厚度tl为约8埃(Angstroms)。
方法IOO接着进行到步骤106，于基底上形成栅极介电层。栅极介电层可形成于界面层上。在一实施例中，栅极介电层包括高介电常数材料(high-kmaterial)。在图3所示的实施例中，栅极介电层304形成于基底202之上。栅极介电层304包括高介电常数材料。在一实施例中，高介电常数材料为氧化铪(如HfQ2)。其他的高介电常数材料例如包括氧化硅铪(如HfSiO)、氮氧化硅铪(如HfSiON)、氧化钽铪(如HfTaO)、氧化钛铪(如HfTiO)、氧化锆铪(HfZrO)、前述的组合、和/或其他适合的材料。在一实施例中，栅极介电层304包括Hf02，且具有约20的介电常数。在实施例中，可形成其他附加的材料层，例如覆盖层(cappinglayer)和/或缓冲层于界面层302上。附加的材料层可形成于栅极介电层304之上和/或之下。覆盖层的成分例如包括LaOx、AlOx、 MgOx、和/或其他适合金属氧化成分。栅极介电层304可使用ALD、CVD、 PVD、和/或其他适合工艺而制造。
接着，方法100进行至步骤108，于基底上的界面层上形成金属层。请参照图4所示的实施例，形成了金属层402。金属层402的金属成分可包括元素金属或富含金属氮化层(metal-rich nitride)。金属层402包括能捉取氧(getter oxygen)(例如自界面层捉取)和/或容易被氧化的成分。金属层402的成分可特别选定，因而当氧化时，可提供一具有高介电常数的材料层，如同随后将提及的步骤112所述。金属层402例如包括钛、钜、铪、锆、钨、氮化钛、氮化钽、其他适合金属、或前述的组合。金属层402的厚度可介于约2埃至20埃之间。金属层402可例如使用物理气相沉积(PVD)、原子层沉积(ALD)、金属氧化物化学气相沉积(MOCVD)、和/或其他适合工艺。
在沉积金属层402时，金属层402可自界面层302抓取氧。如此，可造成较薄的界面层和/或抑制例如在高温工艺期间可能发生的界面层成长(如沉积金属层402期间)。除了界面层之外或代替界面层，氧可能被其他材料层捉取，例如栅极介电层和/或覆盖层。氧的捉取可使金属层转变为金属氧化层，如同随后将提及的步骤112所述。
方法100接着进行至步骤110，形成金属栅极。金属栅极的形成包括提供功函数金属。在一实施例中，金属栅极或其中一部分(如功函数金属层)与步骤108所述的金属层临场沉积而得(deposited in-situ),例如是在第一金属层形成之后，立即形成而不对基底进行任何物理传送(physical transfer),例如不转移至其他位置、工具、或腔体。金属栅极的临场沉积减少和/或消除金属层的氧化(例如因此其维持氧捉取成分)。请参照图5所示的实施例，金属栅极502形成于金属层402之上。金属栅极502可使用PVD、 ALD、 CVD、电镀、和/或其他适合工艺而制造。金属栅极502可包括单层金属层、双金属层(dualmetal layer)、包括覆盖层、和/或其他适合的金属栅极结构。金属栅极502可包括一层或多层材料层，包含Ti、 TiN、 TaN、 Ta、 TaC、 TaSiN、 W、 WN、MoN、 Ru02、和/或其他适合的材料。可能沉积的金属例如包括p型金属材料(P-type metal materials)和/或n型金属材料(N-type metal materials)。 P型金属材料的成分例如包括钌(ruthenium)、钯(palladium)、铂(platinum)、钴(cobalt)、镍(nickd)、导电金属氧化物、和/或其他适合材料。N型金属材料的成分例如包括铪(hafnium)、锆(zirconium)、钜(tantalum)、铝(aluminum)、金属碳化物(例如碳化铪、碳化锆、碳化钛、碳化铝)、铝化物(aluminides)、和/或其他适合材料。可沉积除了功函数金属以外的其他材料，例如是填充金属(fillmetals)，可包括氮化钛、钨、钛、铝、钜、氮化钽、钴、铜、镍、和/或其他适合材料。在一实施例中，金属栅极502(或其一部分)与金属层402临场形成(formedin画situ)。
接着，方法100进行到步骤112，将步骤108中所形成的金属层转变为栅极介电层。请参照图6所示的实施例，形成金属氧化层602(自图4所示的金属层402转变而得)。金属氧化层602作为栅极结构600的一栅极介电层。换言之，金属氧化层602及栅极介电层304共同作为栅极结构600的栅极介电层。因此，栅极结构600的等效氧化层厚度(EOT)由金属氧化层602与栅极介电层304(及任何的界面层302)共同决定。金属氧化层602与栅极介电层304结构上可能是同质的(homogeneous)或有梯度的(gradient)。在一实施例中，金属氧化层602可提供高于栅极介电层304的介电常数。例如，可提供高于Hf02的介电常数。金属氧化层例如包括Ti02禾卩/或Ta205。
以下叙述提供数种工艺，可用以制造金属氧化层602，例如是金属层402的转变而得。然而，以下的叙述仅为举例，不可用以限制本发明。下述的工艺可单独使用或结合使用(used in conjunction)。
在一实施例中，金属层402在步骤110所述的金属栅极形成前被氧化。可进行氧化以使金属层402转变为富含金属(metal-rich)氧化层或氮氧化层。氧化的进行可包括在含氧气环境中的高温退火、在高压氧气/氮气气氛下的低温退火、和/或其他适合工艺。在一实施例中，金属层402的氧化可在金属栅极(或其一部分)形成之后进行。可进行氧化以使金属层402转变为富含金属氧化层或氮氧化层。氧化的进行可包括在含氧气环境中的高温退火、在高压氧气/氮气气氛下的低温退火、和/或其他适合工艺。
可使用高温工艺(例如退火)将金属层402转变为金属氧化层602。在一实施例中，使用快速退火来活化栅极结构的相关连源极/漏极区。此工艺更可提供将金属层402转变为金属氧化层602的好处。
在高温工艺期间，例如源极/漏极活化退火，金属层402也可吸收(adsorb)，例如捉取(getter)，自界面层302和/或栅极介电层304所释放的氧。自栅极结构的其他材料层捉取氧可例如减小界面层302的厚度，因而减小等效氧化层厚度(EOT)。
金属氧化层602作为栅极结构600的一栅极介电层。在一实施例中，金属氧化层602大抵与栅极介电层304同质(substantially homogeneous)。在一实施例中，金属氧化层602及栅极介电层304形成了一梯度栅极介电结构(gradient gate dielectric strcture)。金属氧化层602可包括氧化物或Ti、 Ta、Hf、 Zr、 W、和/或其他适合金属的氮氧化物。所形成栅极介电层的介电常数值(k-value)由步骤108中所选用的金属层402的成分决定。在一实施例中，所形成的金属氧化栅极介电层的介电常数高于起初所沉积的栅极介电层，如步骤106所述。
在实施例中，方法100可继续包括更进一步的工艺步骤，例如内连线(interconnects)、接点(contacts)、覆盖层、和/或其他适合结构的形成。方法IOO可包括在"栅极最后(gate last)"工艺中，其中金属栅极结构形成在一沟槽(trench)中。沟槽借着移除虚置栅极结构(例如牺牲多晶硅栅极)而形成。或者，方法100可包括在"栅极最先(gate first)"工艺中。
请参照图7，其显示部分的半导体元件700。元件700可包括静态随机存取存储器(SRAM)和/或其他逻辑电路、无源元件(例如如电阻、电容、和/或电感)、和/或有源元件(例如P通道型场效应晶体管(PFET)、 N通道型场效应晶体管(NFET)、金属氧化物半导体场效应晶体管(MOSFET)、互补式金属氧化物半导体(CMOS)晶体管、双载子晶体管(bipolartransistor)、高压晶体管、高频晶体管、其他存储器、或前述的组合)。半导体元件700包括栅极结构702，其包括多层金属栅极(multi-layer metal gate)，例如以下将叙述的金属层714、 716、及718。
半导体元件700包括基底704。基底704可大抵相似于图2中所示的基底202。多个浅沟槽绝缘结构706形成在基底上以使一个或多个元件(例如晶体管)彼此隔离。浅沟槽绝缘结构706可包括氧化硅、氮化硅、氮氧化硅、氟掺杂硅玻璃(FSG)、和/或低介电常数材料。也可能使用其他的隔离方法和/或结构来取代或与STI结构共同使用。浅沟槽绝缘结构706的形成可借着使用例如对基底704进行反应性离子蚀刻(RIE)以形成沟槽，接着使用沉积工艺于沟槽中填入绝缘材料，之后进行化学机械研磨(CMP)工艺。
包含轻掺杂源极/漏极区及重掺杂源极/漏极区的源极/漏极区708设置在基底704上，且与半导体元件700的栅极结构702邻接并相关连。源极/漏极区708可借着将p型或n型的掺质(dopants)或杂质(impurities)注入到基底704中而形成，注入的方式取决于所需的晶体管结构。源极/漏极区708的形成可包括使用光刻、离子注入、扩散、和/或其他适合工艺。
间隙壁720形成于半导体元件700的栅极结构702的侧壁上。间隙壁720可由氧化硅、氮化硅、氮氧化硅、碳化硅、氟掺杂硅玻璃、低介电常数材料、前述的组合、和/或其他适合材料所形成。间隙壁720可具有多层结构，例如包括一或多层衬垫层(linerlayers)。衬垫层可包括介电材料，例如氧化硅、氮化硅、和/或其他适合材料。间隙壁720的形成方法可包括沉积适合的介电材料，以及非等向性蚀刻所沉积的介电材料以形成间隙壁720的轮廓。
半导体元件700的栅极结构702包括界面层710、栅极介电层712、及金属栅极。金属栅极包括第一金属栅极层(第一金属层)714、第二金属栅极层(第二金属层)716、及第三金属栅极层(第三金属层)718。界面层710可大抵相似于图3所示的界面层302。栅极介电层712可大抵相似于图3所示的栅极介电层304。栅极结构702可包括其他附加的材料层，例如覆盖层。
金属栅极的第一金属层714包括氧捉取成分(oxygen-getteringcomposition)。第一金属层714可自界面层710捉取氧。氧的捉取可允许界面层710的厚度减小和/或在随后工艺(例如高温工艺)期间限制界面层710的成长。氧捉取成分例如包括富含金属氮化物(如富钛的氮化钛或氮化硅钛)、富含金属碳化物(如富钽的碳化钽)、和/或其他适合材料。在一实施例中，第一金属层714的厚度介于约1埃至5埃。在一实施例中，第一金属层714的厚 度介于约5埃至50埃。第一金属层714可借着使用例如PVD、ALD、MOCVD、 和/或其他适合工艺而形成。
第二金属层716包括一成分，其用以使氧化和/或氧扩散更容易。第二金 属层716可包括含氧金属层(oxygen-containing metal layer)。在一实施例中， 所沉积的第二金属层716包括可氧化金属成分(oxidizable-metal composition)。 适合的成分例如包括富碳的TaC、 TaCO、 TaCNO、和/或其他适合成分。成 分例如可更包括氮化钽、含氧金属(如TiON、 MoON)、和/或其他适合成分。 在一实施例中，第二金属层716的厚度介于约1埃至约5埃。在一实施例中， 第二金属层716的厚度介于约5埃至约50埃。第二金属层716可借着使用 例如PVD、 ALD、 MOCVD、和/或其他适合工艺而形成。在一实施例中，形 成元素金属层或金属氮化层。接着，进行氧化工艺而形成含氧第二金属层 716。氧化工艺可包括于氧气氛中退火、包含氧等离子体的等离子体处理、 在高压氧气/氮气气氛下的低温退火、和/或其他适合工艺。在一实施例中， 氧等离子体处理可在周遭温度至30(TC之间进行。在一实施例中，进行在高 压气氛下的低温退火，所使用的温度介于500。C至80(TC之间。氧气/氮气的 比例可于纯氧与氧气/氮气分压为约1%之间调整。
第三金属层718包括一成分，其与多晶硅相容(compatible)。在一实施例 中，多晶硅覆盖层形成在第三金属层718上。第三金属层718可包括一成分， 可使的抵抗氧化和/或提供较低的表面粗糙度。适合的成分例如包括富氮的 TiN、 TaN、富碳的TaC、和/或其他适合材料。第三金属层718可借着使用 例如PVD、 ALD、 MOCVD、和/或其他适合工艺而形成。在一实施例中，第 三金属层718的厚度介于约1埃至约15埃。在一实施例中，第三金属层718 的厚度介于约5埃至约50埃。在一实施例中，多晶硅层形成于第三金属层 718之上，且两材料层(多晶硅层与第三金属层718)之间的界面没有硅化层形 成。
因此，第一金属层714可自界面层710捉取氧。氧的捉取可减小界面层 710的厚度和/或限制其成长。第二金属层716可提供氧至栅极介电层712。 因此，多层栅极结构允许氧进入栅极介电层712以修复(repair)氧空位(oxygen vacancy),氧空位可例如控制PMOS元件的启始电压(threshold voltage)及等效氧化层厚度(EOT)。
元件700可使用"栅极最后"工艺或"栅极最先"工艺而制造。元件700 可使用方法800或其部分方法而形成。方法800将于下文中参照图8作说明。 其他材料层可出现在元件700上，包括覆盖层、缓冲层、金属层、内连线、 层间介电层、和/或其他公知结构。
请参照图8，其显示用以制造包含多层金属栅极的半导体元件的方法 800，例如是显示于图7中的半导体元件700。方法800开始于步骤802，提 供基底。基底可大抵相似于如图7所示的基底704。
接着，方法800进行到步骤804，于基底上形成界面层。界面层可包括 硅、氧、氮、和/或其他适合材料。在一实施例中，界面层包括氧化硅。界面 层可通过ALD、湿式清洗、氧化、03处理、和/或其他适合工艺而形成。界 面层可大抵相似于如图7所示的界面层710。方法800接着进行至步骤806， 形成栅极介电层。栅极介电层可包括高介电常数材料。栅极介电层可大抵相 似于如图7所示的栅极介电层712。在一实施例中， 一或多层附加材料层可 于步骤806中形成，例如位于栅极介电层之上或之下的覆盖层。
方法800接着进行到步骤808，形成多层金属栅极的第一金属层及第二 金属层。第一金属层包括具有氧捉取效果的成分。第一金属层可大抵相似于 如图7所示的第一金属层714。第二金属层可包括含氧金属成分，例如沉积 时即含氧或经氧化后含氧。在一实施例中，第二金属层大抵相似于如图7所 示的第二金属层716。第一金属层及第二金属层可以任何顺序形成，例如第 二金属层可位于第一金属层之下。在一实施例中，第一金属层及第二金属层 是临场(in-situ)形成。例如，第二金属层在第一金属层形成之后立即形成，而 不对基底进行任何物理传送，例如不转移至其他位置、工具、或腔体。临场 工艺可能是较佳的工艺，可避免第一金属层不受控制地氧化。如此可允许随 后氧的导入(例如捉取自界面层)受到控制。在其他实施例中，第一金属层及 第二金属层非临场(ex-situ)形成。
第一及第二金属层可借着PVD、 ALD、 MOCVD、和/或其他公知工艺而 形成。在一实施例中，第二金属层的形成包括氧化工艺。例如，可于第一金 属层上形成元素金属层或金属氮化层。接着，将元素金属层或金属氮化层氧 化以形成具有含氧金属成分的第二金属层。用以氧化金属的工艺包括于氧气气氛中退火、氧等离子体处理、在高压氧气/氮气气氛下的低温退火、和/或 其他适合工艺。
第一金属层可自界面层捉取氧。为了减低晶体管的等效氧化层厚度
(EOT),亟需控制界面层的厚度。沉积后的界面层的厚度可能在随后的工艺 (例如暴露于高温)期间增加。自界面层捉取氧可减小界面层的厚度和/或限制 其成长。氧的捉取可使第一金属层的厚度增加和/或使其氧化。
第二金属层(高含氧层，oxygen-rich layer)可用以传送氧至栅极介电层。 所传送的氧可修复随后工艺(例如快速热退火)期间栅极介电层中所产生的氧 空位。氧空位可导致PMOS元件具有高启始电压，造成MOS晶体管的电荷 捕获(trapping)及正偏压温度不稳定性(positive bias temperature instability, PBTI)增强。
接着，方法800进行至步骤810，形成多层金属栅极的第三金属层。第 三金属层可大抵相似于如图7所示的第三金属层718。第三金属层可通过 PVD、 ALD、 MOCVD、和/或其他适合工艺而形成。在一实施例中，第三金 属层与第二金属层是临场形成。在另一实施例中，第三金属层与第二金属层
非临场形成。第三金属层与其上的材料层(例如多晶硅层)之间可形成有力的 界面(effective interface)。
方法800接着进行到步骤812，进行退火。退火可于氧气氛中进行。退 火工艺可包括高温退火或低温高压(例如，20atm)退火。退火可用以将氧导入 栅极介电层和/或第二金属层。氧的导入可如步骤810的说明所述减少氧空 位。在一实施例中，步骤812可自方法800中删去。
虽然本发明已以数个较佳实施例揭示如上，然其并非用以限定本发明， 任何所属技术领域中的普通技术人员，在不脱离本发明的精神和范围内，当 可作任意的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定 的范围为准。
权利要求
1.一种半导体元件的制造方法，包括提供一半导体基底；于该半导体基底上形成一界面层；于该界面层上形成一第一栅极介电层；于该第一栅极介电层上形成一金属层；以及将该金属层氧化以形成一金属氧化层，其中该金属层的氧化包括自该界面层捉取氧。
2. 如权利要求1所述的半导体元件的制造方法，其中该金属层的氧化还 包括自该第一栅极介电层捉取氧。
3. 如权利要求1所述的半导体元件的制造方法，其中该金属层包括以一 快速退火工艺而氧化为该金属氧化层。
4. 如权利要求1所述的半导体元件的制造方法，其中该金属层包括钛、 钽、铪、锆、钨、氮化钛、氮化钽、或前述的组合。
5. 如权利要求1所述的半导体元件的制造方法，其中该金属层包括一元 素金属层或一富含金属氮化层。
6. 如权利要求1所述的半导体元件的制造方法，还包括沉积一功函数金 属，其中该金属层与该功函数金属是临场沉积。
7. —种半导体元件的制造方法，包括 提供一半导体基底； 于该半导体基底上形成一界面层； 于该界面层上沉积一高介电常数介电层；以及于该高介电常数介电层上形成一多层金属栅极，其中该多层金属栅极的 形成包括形成一第一金属层，其中该第一金属层包含一氧捉取成分； 形成一第二金属层，其中该第二金属层包括一可氧化成分、 一含氧金属、 或前述的组合；以及 形成一第三金属层。
8. 如权利要求7所述的半导体元件的制造方法，其中该第一金属层包括 一富含金属氮化层。
9. 如权利要求7所述的半导体元件的制造方法，还包括: 氧化该第二金属层；以及将氧由氧化的该第二金属层扩散至该高介电常数层。
10. 如权利要求7所述的半导体元件的制造方法，其中该第三金属层包 括富氮的氮化钛、富氮的氮化钽、富碳的碳化钽、或前述的组合。
11. 如权利要求7所述的半导体元件的制造方法，还包括以该第一金属 层自该界面层捉取氧。
12. 如权利要求7所述的半导体元件的制造方法，还包括将氧由该第二 金属层扩散至该高介电常数层，其中该第二金属层包括一含氧金属成分。
13. —种半导体元件，包括 一栅极介电层； 一栅极电极，形成于该栅极介电层上，其中该栅极电极包括-一第一金属层，包括一氧抓取成分；一第二金属层，位于该第一金属层之上，其中该第二金属层包含氧；一第三金属层，位于该第二金属层之上；以及一多晶硅层，其中该第三金属层与该多晶硅层之间包括一界面。
14. 如权利要求13所述的半导体元件，其中该第一金属层包括富钽的碳 化钽、富钛的氮化钛、富钛的氮化硅钛、或前述的组合。
15. 如权利要求13所述的半导体元件，其中该第二金属层包括富碳的碳 氧化钽、富碳的碳氮氧化钽、或前述的组合。
全文摘要
本发明提供一种半导体元件及其制法，半导体元件的制造方法包括提供半导体基底；于半导体基底上形成界面层；于界面层上形成第一栅极介电层；于第一栅极介电层上形成金属层；以及将金属层氧化以形成金属氧化层，其中金属层的氧化包括自界面层捉取氧。本发明可有效控制栅极结构的等效氧化层厚度，还降低了栅极介电层的氧空位。
文档编号H01L21/336GK101656214SQ20091012986
公开日2010年2月24日 申请日期2009年3月30日 优先权日2008年8月21日
发明者侯永田, 洪正隆, 赵元舜, 陈建豪 申请人:台湾积体电路制造股份有限公司