专利名称：一种沟槽mos结构半导体装置及其制造方法
技术领域：
本发明主要涉及到一种沟槽MOS结构半导体装置，并将超结结构引入到半导体装置中，本发明的沟槽MOS结构半导体装置是超级势垒整流器、功率MOSFET和瞬态电压抑制器件(TVS)基础结构，本发明还涉及沟槽MOS结构半导体装置的制造工艺。
背景技术：
具有沟槽结构和超结结构的半导体器件，已成为器件发展的重要趋势。对于功率半导体器件，不断降低导通电阻和不断提高电流密度的要求成为器件发展的重要趋势。传统沟槽MOS器件在沟槽内壁生长有栅氧，沟槽内填充有多晶硅，沟槽边侧半导体材料依次设置有源区、体区和漏区。器件开通状态下的导通电阻主要受到漏区的漂移层电阻影响。瞬态电压抑制器件应用于预防高电压峰值毁坏电子系统，传统的瞬态电压抑制器件使用齐纳二极管的击穿特征来提供电子系统所需的保护性功能。随着电子电路变得更快，电子系统需要更低电容的瞬态电压抑制器件。
发明内容
本发明提供一种新型的沟槽MOS结构半导体装置，其具有低的导通电阻和低的结电容。一种沟槽MOS结构半导体装置，其特征在于:包括:衬底层，为半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；体区，为第二传导类型的半导体材料，位于漂移层之上；多个沟槽，位于漂移层和体区中，沟槽侧壁表面上部有绝缘层，沟槽底部表面没有绝缘层，同时沟槽内填充有半导体材料；多个源区，为第一传导类型的半导体材料，临靠沟槽和体区。其中所述的沟槽内填充的半导体材料可以为多晶第二传导类型的半导体材料，也可以为单晶半导体材料，且上部区域为高浓度杂质掺杂，下部区域为低浓度杂质掺杂。或者所述的沟槽内填充的半导体材料，上部可以为多晶第二传导类型半导体材料，且为高浓度杂质掺杂，下部区域可以为单晶第二传导类型半导体材料，且为低浓度杂质掺杂。当器件接反向偏压时，所述的漂移层的第一传导类型的半导体材料和沟槽内填充第二传导类型的半导体材料可以形成超结结构，产生电荷补偿，电场相对均匀分布，即可以提高漏区的漂移层杂质掺杂浓度，从而实现极大的降低漏区的漂移层电阻。提供了一种沟槽MOS结构半导体装置的制造方法，其特征在于:包括如下步骤:在具有超结结构半导体晶片上外延生产形成第二传导类型的半导体材料体区；在表面形成钝化层，在待形成沟槽区域表面去除钝化层；进行第一传导类型杂质扩散；进行刻蚀半导体材料，形成沟槽；在沟槽内壁形成绝缘层；
腐蚀去除沟槽底部绝缘层；在沟槽内形成半导体材料。本发明半导体装置，当沟槽侧壁表面下部有绝缘层，同时沟槽内填充的半导体材料为第一传导类型半导体材料和第二传导类型半导体材料交替叠加所构成的层结构，即为背靠背二极管结构。通过将源区体区和沟槽填充半导体材料上表面使用金属相连形成阳极，将衬底层作为阴极，形成瞬态电压抑制二极管器件。当器件接反偏电压时，电压在背靠背二极管结构上形成电势分布，使得在MOS沟道附近的电势大于阳极电势，开启MOS沟道形成反型，泄放瞬态电压电流。提供了另一种沟槽MOS结构半导体装置的制造方法，其特征在于:包括如下步骤:在衬底层上通过外延生产形成第一传导类型的半导体材料漂移层和第二传导类型的半导体材料体区；在表面形成钝化层，在待形成沟槽区域表面去除钝化层； 进行第一传导类型杂质扩散；进行刻蚀半导体材料，形成沟槽；在沟槽内壁形成绝缘层；腐蚀去除沟槽底部绝缘层；在沟槽内形成半导体材料。本发明的沟槽MOS结构半导体装置，通过栅极将超结结构引入到沟槽MOS结构中，与传统的沟槽MOS器件相比，降低了器件的导通电阻。同时本发明的沟槽MOS结构半导体装置，通过栅极将背靠背二极管引入到沟槽MOS结构中，从而实现通过MOS沟道泄放电路中的电压电流，与传统的瞬态电压抑制器件相t匕，具有更低的结电容，同时通过器件反偏时，电压在背靠背二极管结构上可以形成相对均匀电势分布，从而避免了传统沟槽MOS在反偏电压时，易在沟槽底部发生等势线集中现象，提高了器件的反向击穿特性。
图1为本发明沟槽MOS结构半导体装置第一种实施方式剖面示意图；图2为本发明沟槽MOS结构半导体装置第二种实施方式剖面示意图；图3为本发明沟槽MOS结构半导体装置第三种实施方式剖面示意图；图4为本发明沟槽MOS结构半导体装置第四种实施方式剖面示意图；图5为本发明实施例1中工艺制造第二步的剖面示意图；图6为本发明实施例1中工艺制造第三步的剖面示意图；图7为本发明实施例1中工艺制造第四步的剖面示意图；图8为本发明实施例1中工艺制造第六步的剖面示意图；图9为本发明实施例2中工艺制造第二步的剖面示意图；图10为本发明实施例3中工艺制造第七步的剖面示意图；图11为本发明实施例3中工艺制造第八步的剖面示意图。其中，1、衬底层；2、漂移层；3、体区；4、源区；5、氧化层；6、P型单晶半导体材料；
7、N型单晶半导体材料；8、N型多晶半导体材料；9、P型多晶半导体材料。
具体实施例方式实施例1图1示出了本发明第一例半导体装置的示意性剖面图，下面结合图1详细说明本发明的沟槽MOS结构半导体装置制造MOSFET器件。一种沟槽MOS结构半导体装置包括:衬底层1，为N导电类型半导体硅材料，磷原子掺杂浓度为lE19cm_3 ;漂移层2，位于衬底层I之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为lE16cm_3，厚度为20um ;体区3，位于漂移层2之上，为P传导类型的半导体材料，体区3的表面具有硼原子重掺杂接触区，体区3厚度为4um ;源区4，临靠沟槽和体区3，为磷原子重掺杂N传导类型的半导体材料，源区4厚度为1.5um ;氧化层5，为硅材料的氧化物，位于沟槽侧壁；P型单晶半导体材料6，为P型单晶半导体硅材料，位于沟槽内，上部为高浓度硼原子掺杂，下部硼原子掺杂浓度为2E16cm_3 ;沟槽的宽度为2um，沟槽之间的间距为4um，沟槽贯穿整个漂移层2，且沟槽底部无氧化层5。本实施例中沟槽MOS结构半导体装置的工艺制造流程如下:第一步，在衬底层I上通过外延生产形成漂移层2和体区3 ；第二步，在表面热氧化形成氧化层5，在待形成沟槽区域表面去除氧化层5，如图5所示；第三步，进行磷扩散，形成源区4，然后腐蚀去除待形成沟槽区域表面氧化层5，如图6所示；第四步，进行干法刻蚀，去除半导体材料，形成沟槽，如图7所示；第五步，在沟槽内壁热氧化形成氧化层5 ;第六步，干法腐蚀去除沟槽底部氧化层5，如图8所示；第七步，在沟槽内定向外延淀积P型单晶半导体材料6，上部为高浓度硼原子掺杂，下部硼原子掺杂浓度为2E16Cm_3，腐蚀去除表面部分氧化层5，如图1所示。然后在此基础上，在表面淀积钝化层，腐蚀去除表面部分钝化层，再淀积金属铝，然后反刻铝，为器件引出源极和栅极。通过背面金属化工艺为器件引出漏极。如上所述，器件加反偏电压时，栅极电势与源极相当，所以漂移层2和P型单晶半导体材料6可以形成超结结构，产生电荷补偿，电场相对均匀分布，即可以实现漂移层2杂质高浓度掺杂，从而极大的降低器件的导通电阻。实施例2图2示出了本发明第二例半导体装置的示意性剖面图，下面结合图2详细说明本发明的沟槽MOS结构半导体装置制造MOSFET器件。一种沟槽MOS结构半导体装置包括:衬底层1，为N导电类型半导体硅材料，磷原子掺杂浓度为lE19cm_3 ;漂移层2，位于衬底层I之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为lE16cm_3，厚度为20um ;体区3，位于漂移层2之上，为P传导类型的半导体材料，体区3的表面具有硼原子重掺杂接触区，体区3厚度为4um ;源区4，临靠沟槽和体区3，为磷原子重掺杂N传导类型的半导体材料，源区4厚度为1.5um;氧化层5，为硅材料的氧化物，位于沟槽侧壁上部；P型单晶半导体材料6，为P型单晶半导体硅材料，位于沟槽内，硼原子掺杂浓度为2E16cm_3 ；P型多晶半导体材料9，为P型多晶半导体硅材料，位于沟槽的上部，具有高浓度的硼原子掺杂；沟槽的宽度为2um，沟槽之间的间距为4um，沟槽贯穿整个漂移层2，且沟槽底部和侧壁下部无氧化层5。本实施例中沟槽MOS结构半导体装置的工艺制造流程如下:第一步，在具有超结结构的半导体晶片(包含了衬底层1、漂移层2和P型单晶半导体材料6)上通过外延生产形成体区3 ；第二步，在表面热氧化形成氧化层5，在待形成沟槽区域表面去除氧化层5，如图9所示；第三步，进行磷扩散，形成源区4，然后腐蚀去除待形成沟槽区域表面氧化层5 ；第四步，进行干法刻蚀，去除半导体材料，形成沟槽；第五步，在沟槽内壁热氧化形成氧化层5 ；第六步，干法腐蚀去除沟槽底部氧化层5 ；第七步，在沟槽内淀积P型多晶半导体材料9，进行反刻蚀，腐蚀去除表面部分氧化层5,如图2所示。然后在此基础上，在表面淀积钝化层，腐蚀去除表面部分钝化层，再淀积金属铝，然后反刻铝，为器件引出源极和栅极。通过背面金属化工艺为器件引出漏极。如上所述，器件加反偏电压时，栅极电势与源极相当，所以漂移层2和P型单晶半导体材料6可以形成超结结构，产生电荷补偿，电场相对均匀分布，即可以实现漂移层2杂质高浓度掺杂，从而极大的降低器件的导通电阻。实施例3图3示出了本发明第三例半导体装置的示意性剖面图，下面结合图3详细说明本发明的沟槽MOS结构半导体装置制造MOSFET器件。一种沟槽MOS结构半导体装置包括:衬底层1，为N导电类型半导体硅材料，磷原子掺杂浓度为lE19cm_3 ;漂移层2，位于衬底层I之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为lE16cm_3，厚度为20um ;体区3，位于漂移层2之上，为P传导类型的半导体材料，体区3的表面具有硼原子重掺杂接触区，体区3厚度为4um ;源区4，临靠沟槽和体区3，为磷原子重掺杂N传导类型的半导体材料，源区4厚度为1.5um ;氧化层5，为硅材料的氧化物，位于沟槽侧壁上部；P型单晶半导体材料6，为P型单晶半导体硅材料，位于沟槽内，下部硼原子掺杂浓度为2E16cm_3，上部具有高浓度的硼原子掺杂；N型多晶半导体材料8，为N型多晶半导体硅材料，位于沟槽的上部，具有高浓度的磷原子掺杂；沟槽的宽度为2um，沟槽之间的间距为4um，沟槽贯穿整个漂移层2，且沟槽底部和侧壁下部无氧化层5。本实施例中沟槽MOS结构半导体装置的工艺制造流程如下:第一步，在具有超结结构的半导体晶片(包含了衬底层1、漂移层2和P型单晶半导体材料6)上通过外延生产形成体区3 ；第二步，在表面热氧化形成氧化层5，在待形成沟槽区域表面去除氧化层5 ；第三步，进行磷扩散，形成源区4，然后腐蚀去除待形成沟槽区域表面氧化层5 ；第四步，进行干法刻蚀，去除半导体材料，形成沟槽；第五步，在沟槽内壁热氧化形成氧化层5 ;第六步，干法腐蚀去除沟槽底部氧化层5 ；第七步，在沟槽内淀积N型多晶半导体材料8，如图10所示；
第八步，进行N型多晶半导体材料8反刻蚀，如图11所示；第九步，在沟槽内淀积P型单晶半导体材料6，进行反刻蚀，腐蚀去除表面部分氧化层5,如图3所示。然后在此基础上，在表面淀积钝化层，腐蚀去除表面部分钝化层，再淀积金属铝，然后反刻铝，为器件引出源极和栅极。通过背面金属化工艺为器件引出漏极。如上所述，器件加反偏电压时，栅极电势与源极相当，所以漂移层2和P型单晶半导体材料6可以形成超结结构，产生电荷补偿，电场相对均匀分布，即可以实现漂移层2杂质高浓度掺杂，从而极大的降低器件的导通电阻。实施例4图4示出了本发明第四例半导体装置的示意性剖面图，下面结合图1详细说明本发明的沟槽MOS结构半导体装置制造瞬态电压抑制器件。一种沟槽MOS结构半导体装置包括:衬底层1，为N导电类型半导体硅材料，磷原子掺杂浓度为lE19cm_3 ;漂移层2，位于衬底层I之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为lE16cm_3，厚度为20um ;体区3，位于漂移层2之上，为P传导类型的半导体材料，体区3的表面具有硼原子重掺杂接触区，体区3厚度为4um ;源区4，临靠沟槽和体区3，为磷原子重掺杂N传导类型的半导体材料，源区4厚度为1.5um ;氧化层5，为硅材料的氧化物，位于沟槽侧壁；P型单晶半导体材料6和N型单晶半导体材料7交替出现在沟槽内下部；N型多晶半导体材料8和P型多晶半导体材料9交替出现在沟槽内上部；沟槽的宽度为2um，沟槽之间的间距为4um，沟槽贯穿整个漂移层2，且沟槽底部无氧化层5。本实施例中沟槽MOS结构半导体装置的工艺制造流程如下:第一步，在衬底层I上通过外延生产形成漂移层2和体区3 ；第二步，在表面热氧化形成氧化层5，在待形成沟槽区域表面去除氧化层5 ；第三步，进行磷扩散，形成源区4，然后腐蚀去除待形成沟槽区域表面氧化层5 ；第四步，进行干法刻蚀，去除半导体材料，形成沟槽；第五步，在沟槽内壁热氧化形成氧化层5 ;第六步，干法腐蚀去除沟槽底部氧化层5 ；第七步，在沟槽内依次定向外延淀积P型单晶半导体材料6和N型单晶半导体材料7，然后淀积N型多晶半导体材料8再进行反刻蚀，淀积P型多晶半导体材料9再进行反刻蚀，腐蚀去除表面部分氧化层5，如图4所示。然后在此基础上，在表面淀积金属铝，然后反刻铝，为器件引出阳极。通过背面金属化工艺为器件引出阴极。如上所述，通过栅极将背靠背二极管引入到沟槽MOS结构中，当器件接反向偏压时，N型多晶半导体材料8的电势会高于阳极电势，从而引起沟槽反型，实现通过MOS沟道泄放电路中的电压电流作用，MOS的开启电压，可以通过沟槽内上部增加背靠背二极管个数来进行调节，沟槽内上部背靠背二极管个数越多，设定MOS开启电压也越高。本发明的沟槽MOS结构半导体装置制造瞬态电压抑制器件与传统的瞬态电压抑制器件相比，具有更低的结电容，同时通过器件反偏时，电压在背靠背二极管结构上可以形成相对均匀电势分布，从而避免了传统沟槽MOS在反偏电压时，易在沟槽底部发生等势线集中现象，提高了器件的反向击穿特性。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明。本发明不局限于上述具体实例，例如本发明还可应用于制造超结势垒整流器器件，因此本发明由所附权利要求范围限定。
权利要求
1.一种沟槽MOS结构半导体装置，其特征在于:包括: 衬底层，为半导体材料； 漂移层，为第一传导类型的半导体材料，位于衬底层之上； 体区，为第二传导类型的半导体材料，位于漂移层之上；多个 沟槽，位于漂移层和体区中，沟槽侧壁上部表面有绝缘层，沟槽底部表面没有绝缘层，同时沟槽内填充有半导体材料；多个 源区，为第一传导类型的半导体材料，临靠沟槽和体区。
2.如权利要求1所述的半导体装置，其特征在于:所述的沟槽内填充的半导体材料可以为多晶第二传导类型的半导体材料，且上部区域为高浓度杂质掺杂，下部区域为低浓度杂质惨杂。
3.如权利要求1所述的半导体装置，其特征在于:所述的沟槽内填充第二传导类型的半导体材料可以为单晶半导体材料，且上部区域为高浓度杂质掺杂，下部区域为低浓度杂质惨杂。
4.如权利要求1所述的半导体装置，其特征在于:所述的沟槽内填充的半导体材料，上部可以为多晶第二传导类型半导体材料，且为高浓度杂质掺杂，下部区域可以为单晶第二传导类型半导体材料，且为低浓度杂质掺杂。
5.如权利要求1所述的半导体装置，其特征在于:所述的漂移层的第一传导类型的半导体材料和沟槽内填充第二传导类型的半导体材料可以形成超结结构，当器件接反向偏压时，形成电荷补偿，从而实现电场相对均匀分布。
6.如权利要求1所述的半导体装置，其特征在于:所述的沟槽侧壁下部表面可以没有绝缘层。
7.如权利要求1所述的半导体装置，其特征在于:所述的沟槽侧壁表面下部有绝缘层，同时沟槽内填充的半导体材料可以为第一传导类型半导体材料和第二传导类型半导体材料交替叠加所构成的层结构。
8.如权利要求7所述的层结构，其特征在于:层结构为一个二极管结构或多个二极管背靠背结构。
9.一种沟槽MOS结构半导体装置的制造方法，其特征在于:包括如下步骤: 1)在衬底层上通过外延生产形成第一传导类型的半导体材料漂移层和第二传导类型的半导体材料体区； 2)在表面形成钝化层，在待形成沟槽区域表面去除钝化层； 3)进行第一传导类型杂质扩散； 4)进行刻蚀半导体材料,形成沟槽； 5)在沟槽内壁形成绝缘层； 6)腐蚀去除沟槽底部绝缘层； 7)在沟槽内形成半导体材料。
10.一种沟槽MOS结构半导体装置的制造方法，其特征在于:包括如下步骤: 1)在具有超结结构半导体晶片上外延生产形成第二传导类型的半导体材料体区； 2)在表面形成钝化层，在待形成沟槽区域表面去除钝化层； 3)进行第一传导类型杂质扩散；4)进行刻蚀半导体材料,形成沟槽；5)在沟槽内壁形成绝缘层；6)腐蚀去除沟槽底部绝缘层；7)在沟槽内形 成半导体材料。
全文摘要
本发明主要涉及到一种沟槽MOS结构半导体装置，并将超结结构引入到半导体装置中，本发明的沟槽MOS结构半导体装置是超级势垒整流器、功率MOSFET和瞬态电压抑制器件(TVS)的基础结构，本发明还涉及沟槽MOS结构半导体装置的制造工艺。
文档编号H01L29/78GK103137688SQ20111038774
公开日2013年6月5日 申请日期2011年11月25日 优先权日2011年11月25日
发明者朱江, 盛况 申请人:朱江, 盛况