专利名称：垂直扩散金属氧化物半导体场效晶体管及其制作方法
技术领域：
本申请案涉及一种垂直DMOS场效晶体管(FET)。
背景技术：
与集成电路中的 横向晶体管相比，功率金属氧化物半导体场效晶体管(MOSFET)通常用以处置高功率电平。图5展示典型M0SFET，其使用垂直扩散MOSFET结构，也称为双扩散 MOSFET 结构(DM0S 或 VDM0S)。如(例如)图5中所示，在N+衬底415上，形成有N-外延层，其厚度及掺杂通常确定装置的电压额定值。从顶部到外延层410内，形成有由P掺杂区域420包围的N+掺杂的左及右源极区域430，P掺杂区域420形成由其外扩散区425包围的P基极。源极接点460通常接触在裸片的表面上的区域430及420两者，且通常由连接左与右源极区域两者的金属层形成。绝缘层450 (通常，二氧化硅或任何其它合适材料)将覆盖P基极区域420的一部分的多晶硅栅极440与外扩散区425绝缘。栅极440连接到通常由另一金属层形成的栅极接点470。此垂直晶体管的底部侧具有形成漏极接点480的另一金属层405。总之，图5展示可非常小且包括共同漏极、共同栅极及两个源极区域及两个沟道的MOSFET的典型基本单元(cell)。其它类似单元可用于垂直功率MOS-FET中。多个此种单元可通常并联连接以形成功率M0SFET。在接通状态下，沟道形成于由栅极覆盖的区域420及425的区内，栅极从表面分别伸出到区域420及425内。因此，电流可如由水平箭头所指示而流动。所述单元结构必须提供栅极440的足够宽度d以允许此电流转向成流到漏极侧(如由垂直箭头所指示)的垂直电流。归因于栅极的必要宽度(其为不良的，尤其在例如切换模式电力供应器等高频率切换应用中)，这些结构具有相对高的栅极到漏极电容。
发明内容
根据一实施例，一种垂直扩散金属氧化物半导体(DMOS)场效晶体管(FET)可具有单元结构，所述单元结构包括:衬底；在所述衬底上的具有第一传导类型的外延层或阱；具有第二传导类型的第一基极区域及第二基极区域，其布置于所述外延层或阱内且间隔开预定义的距离；具有第一传导类型的第一源极区域及第二源极区域，其分别布置于所述第一基极区域及所述第二基极区域内；及栅极结构，其通过绝缘层而与所述外延层或阱绝缘且布置于所述第一基极区域与所述第二基极区域之间的区域上方且至少部分覆盖所述第一基极区域及所述第二基极区域，其中所述栅极结构包括间隔开的第一栅极及第二栅极，其中每一栅极覆盖所述基极区域的相应部分。根据再一实施例，所述基极区域可进一步包括分别包围所述第一基极区域及所述第二基极区域的具有所述第二传导类型的第一扩散区及第二扩散区。根据再一实施例，所述垂直DMOS-FET可进一步包括连接所述第一源极区域及所述第二源极区域与所述第一基极区域及所述第二基极区域的源极金属层。根据再一实施例，所述垂直DMOS-FET可进一步包括连接所述第一栅极与所述第二栅极的栅极金属层。根据再一实施例，所述第一栅极及所述第二栅极可由连接所述第一栅极与所述第二栅极的栅极层形成。根据再一实施例，所述第一栅极及所述第二栅极可连接于所述单元结构外。根据再一实施例，所述第一栅极与所述第二栅极可通过线接合而连接。根据再一实施例，所述垂直DMOS-FET可进一步包括在所述衬底的背面上的漏极金属层。根据再一实施例，所述单元结构或多个单元结构可形成于集成电路装置中。根据再一实施例，所述集成电路装置可提供切换模式电力供应器的控制功能。根据再一实施例，所述第一传导类型可为P型，且所述第二传导类型可为N型。根据再一实施例，所述第一传导类型可为N型，且所述第二传导类型可为P型。根据再一实施例，所述衬底可具有所述第一·传导类型或所述第二传导类型。根据再一实施例，如果所述衬底具有所述第二传导类型，那么所述漏极经由顶表面连接。根据另外的实施例，一种用于制造垂直扩散金属氧化物半导体(DMOS)场效晶体管(FET)的单元结构的方法可包括:在布置于衬底上的具有第二传导类型的外延层或阱中形成包括用于垂直DMOS-FET的具有第一传导类型的第一源极区域及第二源极区域的单元结构，其中所述第一源极区域与所述第二源极区域间隔开预定义的距离；在所述外延层或阱之上形成绝缘的栅极层；图案化所述栅极层以形成相互间隔开的第一栅极及第二栅极。根据所述方法的再一实施例，所述图案化步骤可在单一步骤中执行。根据所述方法的再一实施例，图案化所述栅极层的所述步骤可提供连接所述第一栅极与所述第二栅极的所述栅极层的桥接区。根据所述方法的再一实施例，所述桥接区可位于所述单元结构外。根据所述方法的再一实施例，所述方法可进一步包括通过金属层连接所述第一栅极与所述第二栅极。根据所述方法的再一实施例，所述方法可进一步包括通过线接合来连接所述第一栅极与所述第二栅极。根据再一实施例，所述衬底可具有所述第一传导类型或所述第二传导类型。根据再一实施例，如果所述衬底具有所述第二传导类型，那么所述漏极经由顶表面连接。
图1展示改善的垂直DMOS-FET的实施例。图2A到2F展示用于制造如图1中所示的装置的若干示范性工艺步骤。图3展示如图1中所示的装置的示范性部分俯视图；以及图4A及4B展示改善的垂直DMOS-FET在单一整合式芯片中的应用。图5展示常规垂直DMOS-FET。
具体实施方式
图1展示根据各种实施例的垂直DMOS-FET的横截面图。再次，提供N+衬底115，N-外延层110形成于所述衬底之上。或者，N阱110可形成于衬底115之上。衬底可具有N型或具有P型，如以下将更详细地解释。在图1中展示的实例中，层115为N+衬底，且从顶部到外延层110内，形成有N+掺杂的左及右源极区域130，每一源极区域130由形成P基极的P掺杂区域120包围。每一 P基极120由相关联的外扩散区125包围。类似于在图4中展示的晶体管，源极接点160通常接触裸片的表面上的两个区域130及120，且通常由连接左与右两个源极区域的金属层形成。与常规垂直DMOS-FET相反，绝缘层150绝缘单独的左栅极145与右栅极140，每一栅极覆盖相应左及右P基极区域120的一部分及相关联的外扩散区125。所述栅极经互连(例如，通过金属或接触层170)或在栅极有效区外，如以下将更详细地解释。因此，根据各种实施例，所提出的单元结构不仅产生两个源极区域120、125、130及两个沟道，且也产生两个栅极140及145。可由多晶硅、非晶硅或任何其它合适的传导材料形成所述栅极。此垂直晶体管的底部侧再次具有形成漏极接点180的另一金属层 105。如上所提到，根据各种实施例，栅极140及145实质上不重叠，使得形成两个相异栅极。因此，栅极140与145的组合栅极区当从顶上看时比常规垂直晶体管的组合栅极区小。因此，所得个别栅极-源极及栅极-漏极电容有效地在总体上比如(例如)在图4中展示的常规垂直DMOS-FET的相应栅极电容小。各种实施例因此有效地去掉常规DMOS-FET的栅极440的中间部分，藉此将栅极分裂成两个相异栅极140及145。可进行此操作是因为栅极材料的大部分对于沟道控制是不必要的。因此，通过移除中间部分，可降低此单元的有效栅极电容，而不影响装置的性能。取决于制造过程，可通过在单一步骤中图案化栅极层来产生分裂栅极。因此，不需要额外掩蔽步骤。栅极440的待去掉的中间区段可能非常小，然而，可利用的光刻技术将能够解决所涉及的空间且因此允许产生此结构。
或者，如上所提到，可使用不同类型的衬底110。举例来说，衬底110可为N+、N++或N衬底，或甚至可为P型衬底。因此，层110可为外延层或仅为扩散的N型阱。倘若衬底经N掺杂且形成N型阱110，那么将形成以上关于N外延层提到的相同结构。倘若衬底经P掺杂同时其余结构及传导类型保持如上所提到者，那么所述衬底可不再被用作漏极。在此情况下，将经由顶表面而非衬底层来连接漏极。然而，装置将仍被视为垂直晶体管，因为电流将大体垂直流动(如图5中所指示)，但将接着也横向移动穿过N阱，且收集于顶部侧上。图2A到2F展示用于制造如图1中所示的装置的示范性工艺步骤。然而，根据所应用的技术，其它步骤可适合产生类似装置。如图2A中所示，N-掺杂的外延层110生长于N+衬底115上。在外延层110的顶部上沉积氧化物层150。可如图2B中所示图案化氧化物层150，且可通过熟知扩散技术产生N+掺杂的源极区域130及具有相关联的外扩散区125的周围基极区域120,如图2C中所不。图2D展不具有沉积于裸片的顶部上的多晶娃层200的裸片。如上所提到，可将非晶硅或任何其它合适栅极材料沉积为栅极层200。可接着使用已知掩蔽技术图案化栅极层200以形成栅极140及145，如图2E中所示。图2F展示具有连接左及右源极区域130与相关联的P基极区域120的额外金属层190的单元结构。此外，图2F展示接触漏极区域115的背部金属层105。可在一个单一步骤中执行图案化栅极层200的步骤。因此，不需要额外工艺步骤。然而，根据其它实施例，可使用一个以上步骤。举例来说，如果将如图4中所示的栅极用作掩模来形成源极区域，那么可通过另一步骤来执行将栅极分裂成两个单独的栅极。图3展示根据图1的单元300的俯视图，其中仅强调所述单元的某些区。如可看出，左及右源极区域130由P基极区域120包围。虚线指示栅极140与145的重叠位置。栅极层的中段300经移除以形成个别左栅极145及右栅极140。栅极层200可经图案化以通过移除内部段320而将左栅极与右栅极完全分开，且可使用金属层连接芯片上的个别栅极部分。根据其它实施例，可使用熟知接合技术连接所述栅极，例如，通过引线框连接于芯片夕卜。然而，也可如图3中所示图案化栅极层200，使得桥接区310形成于单元区外。然而，根据其它实施例，桥接区310可伸出到单元内且覆盖单元的非实质部分，而不显著影响栅极电容。栅极层200可此外经图案化以连接来自相邻单元的多个栅极，如由在图3中展示的栅极结构的左侧及右侧及底部侧上的点线所指示。单元结构可为如图3中所示的条带结构。然而，根据其它实施例，可使用正方形单元、六边形形状或各种实施例的原理可适用的任何其它合适单元形状。单元结构或多个单元可用以在集成电路内或在离散晶体管装置中形成功率DM0S-FET。此集成电路可提供控制电路，用于在切换模式电力供应器中使用。因此，外部功率晶体管可能并无必要。
·
图4A示意性地展示可将微控制器660与根据如图1到3中所展示的各种实施例的两个功率晶体管680及690组合于单一芯片600上的方式。或者,可将微控制器660及晶体管680、690提供于单一外壳内的单独芯片上。微控制器660可具有例如可控驱动器、调制器(特定地说，脉宽调制器)、计时器等的多个外围装置，且能够直接或经由相应额外驱动器来驱动晶体管680及690的栅极640及650。芯片600可经配置以使微控制器的多个功能可经由外部连接或引脚670加以利用。第一晶体管680的源极可连接到外部连接或引脚610。类似地，外部连接620提供到晶体管680及690的组合漏极及源极的连接，且外部连接或引脚630用于第二晶体管630的漏极。可使用根据所揭示的各种实施例制造的其它晶体管结构，例如，H形桥或多个单一晶体管。图4B展示经连接以形成H形桥625的示范性多个M0SFET，其可与单一半导体芯片605内的微控制器660或调制器耦合。此外，示范性实施例展示具有不同区域的适当传导类型的N沟道装置。所属领域的技术人员应了解，本申请案的实施例不限于N沟道装置，而也可适用于P沟道装置。
权利要求
1.一种垂直扩散金属氧化物半导体DMOS场效晶体管FET，其具有单元结构，所述单元结构包括: 衬底； 在所述衬底上的具有第一传导类型的外延层或阱； 具有第二传导类型的第一基极区域及第二基极区域，其布置于所述外延层或阱内且间隔开预定义的距离； 具有第一传导类型的第一源极区域及第二源极区域，其分别布置于所述第一基极区域及所述第二基极区域内； 栅极结构，其通过绝缘层而与所述外延层或阱绝缘且布置于所述第一基极区域与所述第二基极区域之间的区域上方且至少部分覆盖所述第一基极区域及所述第二基极区域，其中所述栅极结构包括间隔开的第一栅极及第二栅极，其中每一栅极覆盖所述基极区域的相应部分。
2.根据权利要求1所述的垂直DM0S-FET，其中所述基极区域进一步包括分别包围所述第一基极区域及所述第二基极区域的具有所述第二传导类型的第一扩散区及第二扩散区。
3.根据权利要求1所述的垂直DM0S-FET，其进一步包括连接所述第一源极区域及所述第二源极区域与所述第一基极区域及所述第二基极区域的源极金属层。
4.根据权利要求1所述的垂直 DM0S-FET，其进一步包括连接所述第一栅极与所述第二栅极的栅极金属层。
5.根据权利要求1所述的垂直DM0S-FET，其中所述第一栅极及所述第二栅极是由连接所述第一栅极与所述第二栅极的栅极层形成。
6.根据权利要求5所述的垂直DM0S-FET，其中所述第一栅极及所述第二栅极连接于所述单元结构外。
7.根据权利要求1所述的垂直DM0S-FET，其中所述第一栅极与所述第二栅极通过线接合而连接。
8.根据权利要求1所述的垂直DM0S-FET，其进一步包括在所述衬底的背面上的漏极金属层。
9.根据权利要求1所述的垂直DM0S-FET，其中所述单元结构或多个单元结构形成于集成电路装置中。
10.根据权利要求9所述的垂直DM0S-FET，其中所述集成电路装置提供切换模式电力供应器的控制功能。
11.根据权利要求1所述的垂直DM0S-FET，其中所述第一传导类型为P型，且所述第二传导类型为N型。
12.根据权利要求1所述的垂直DM0S-FET，其中所述第一传导类型为N型，且所述第二传导类型为P型。
13.根据权利要求1所述的垂直DM0S-FET，其中所述衬底具有所述第一传导类型或所述第二传导类型。
14.根据权利要求13所述的垂直DM0S-FET，其中如果所述衬底具有所述第二传导类型，那么所述漏极经由顶表面连接。
15.一种用于制造垂直扩散金属氧化物半导体DMOS场效晶体管FET的单元结构的方法，其包括: 在布置于衬底上的具有第二传导类型的外延层或阱中形成包括用于垂直DMOS-FET的具有第一传导类型的第一源极区域及第二源极区域的单元结构，其中所述第一源极区域与所述第二源极区域间隔开预定义的距离； 在所述外延层或阱的顶部上形成绝缘的栅极层； 图案化所述栅极层以形成相互间隔开的第一栅极及第二栅极。
16.根据权利要求15所述的方法，其中所述图案化步骤是在单一步骤中执行。
17.根据权利要求15所述的方法，其中图案化所述栅极层的所述步骤提供连接所述第一栅极与所述第二栅极的所述栅极层的桥接区。
18.根据权利要求17所述的方法，其中所述桥接区位于所述单元结构外。
19.根据权利要求15所述的方法，其进一步包括通过金属层连接所述第一栅极与所述第二栅极。
20.根据权利要求15所述的方法，其进一步包括通过线接合连接所述第一栅极与所述第二栅极。
21.根据权利要求15所述的方法，其中所述衬底具有所述第一传导类型或所述第二传导类型。
22.根据权利要求15所述的方法，其中如果所述衬底具有所述第二传导类型，那么所述漏极经由顶表面连接。
全文摘要
一种垂直扩散金属氧化物半导体DMOS场效晶体管FET具有单元结构，所述单元结构具有衬底(115)；在所述衬底上的具有第一传导类型的外延层或阱(110)；具有第二传导类型的第一基极区域及第二基极区域(120、125)，其布置于所述外延层或阱内且间隔开预定义的距离；具有第一传导类型的第一源极区域及第二源极区域(130)，其分别布置于所述第一基极区域及所述第二基极区域内；栅极结构(140、145)，其通过绝缘层而与所述外延层或阱绝缘且布置于所述第一基极区域与所述第二基极区域之间的区域上方且至少部分覆盖所述第一基极区域及所述第二基极区域，其中所述栅极结构包括间隔开的第一栅极(140)及第二栅极(145)，其中每一栅极覆盖所述基极区域的相应部分。
文档编号H01L29/10GK103222058SQ201180055779
公开日2013年7月24日 申请日期2011年11月16日 优先权日2010年11月19日
发明者格雷戈里·迪克斯, 丹尼尔·杰克逊 申请人:密克罗奇普技术公司