专利名称：一种浮栅的制备方法
技术领域：
本发明涉及半导体器件制造技术领域，特别涉及一种浮栅的制备方法。
背景技术：
自从1967年贝尔实验室的D. Kahng和S. M. Sze提出了浮栅结构的非挥发性半导体存储器以来，基于栅堆叠的MOSFET结构的浮栅半导体存储器就在容量、成本和功耗上以占有极大的优势取代了之前长期使用的磁存储器。在此基础上，日本东芝公司在1984年成功提出了 Flash存储器的概念，直到现在Flash存储器仍然是非挥发性半导体存储器市场上的主流器件，但是随着微电子技术节点不断向前推进，工艺线宽的将进一步减小，基于浮栅结构的传统Flash正在遭遇严重的技术难点，主要原因是由于隧穿介质层的持续减薄， 漏电现象越发严重，严重限制了 Flash器件的可缩小化，导致浮栅存储器件的密度难以提升。浮栅式非挥发性存储器是目前被大量使用和普遍认可的主流非挥发性存储器，被广泛应用于电子和计算机设备。传统的浮栅结构存储单元由于结构与材料的限制，致使快速写入/擦除操作的要求和长期稳定存储的需求之间产生了严重矛盾。且随着特征尺寸的缩小，此矛盾更加显著。随着特征尺寸推进至纳米级，在缩小存储单元、提高存储密度的同时提高存储数据读写、擦除和保持性能，已经成为目前浮栅存储单元发展面临的关键问题。这就要求从材料和结构上对传统浮栅存储单元加以改进。随着器件尺寸的减少，很多公司浮栅的制备用FG-CMP的方法。此方法有三个方面的缺点(1)由于CMP的特性，凹陷(dishing)和侵蚀(erosion)现象比较严重,影响了浮栅的高度。(2)晶片边缘和中心位置的均匀性不能保证，导致浮栅在边缘和中心的高度不同。通常12寸poly-CMP的不均勻性(non-uniformity)通常在10%以上。(3)浮栅的不同高度影响到稱合系数，进而影响到编程(program)和擦除(erase)的性能。标准叠栅存储器由控制栅(CG: Control Gate)、多晶娃间氧化层(ΙΡ0: Interpoly Oxide)、浮栅(FG: Floating Gate)、栅氧化层(GO: Gate Oxide)和源、漏、衬底构成。当前的浮栅制备工艺流程首先隔离层制备，再沉积栅氧化层和浮栅，最后进行浮栅化学机械研磨。中国专利CN200710121367涉及非挥发性存储器技术领域，公开了一种多层纳米晶浮栅结构的非挥发性存储器，包括用于支撑整个非挥发性存储器的半导体衬底11; 在半导体衬底11中掺杂形成源极9和漏极10 ;在源极9和漏极10之间的沟道12 ;位于沟道12上的隧穿氧化层13 ;用于控制多层纳米晶浮栅结构氧化的控制氧化层14 ;位于控制氧化层14上的栅电极16 ;位于隧穿氧化层13与控制氧化层14之间的多层纳米晶浮栅结构15，用于作为非挥发性存储器的浮栅存储单元。本发明同时公开了一种制备多层纳米晶浮栅结构非挥发性存储器的方法。本发明解决单层纳米晶浮栅存储器的编程时间/电压与存储时间之间的矛盾，在较短的编程时间前提下提升器件的存储时间。
中国专利CN200910078478公开了一种用于快闪存储器的钨钛合金纳米晶浮栅结构，属于微电子技术领域。该结构包括硅衬底，以及在所述硅衬底上依次覆盖的氧化硅层、 高介电常数薄膜、钨钛合金纳米晶电荷存储层、阻挡层以及栅材料层。本发明的结构提高了浮栅结构的非挥发性存储单元的编程/擦除效率、编程/擦除(P/E)速度、有效电荷存储能力、数据保持特性、编程/擦除耐受性等存储性能。本发明同时公开了一种制作钨钛合金纳米晶浮栅结构的方法。本发明的方法简便，并兼容于传统CMOS硅平面工艺。中国专利CN200910302491涉及半导体器件制造技术领域，具体涉及一种基于氮化处理的纳米晶浮栅存储器的制备方法，所述方法包括在硅衬底上生长遂穿介质层，并在遂穿介质层上表面生长硅纳米晶；对硅纳米晶进行氮化处理，在氮化处理后的硅纳米晶表面淀积控制栅介质层，控制栅介质层上淀积多晶硅；刻蚀多层结构到硅衬底，形成制作栅侧墙和源电极、漏电极的区域；制作栅侧墙、栅极、源极和漏极，形成浮栅存储器。本发明可用于非挥发性存储器的存储单元，具有电荷存储容量大，结构简单，可靠性高，与传统CMOS工艺兼容性好，易于批量生产。下面列出了耦合系数的常见计算模型
N E 02 Ai+ATL-Wi- ■
Cl = -- j =——·—:
__ EvECeAl _ .E,Ec.eL零W
耦合系数 Cl = _ .ΓΠ+ΤΓ,+ΤΙ
Al:浮栅跟控制栅的面耦合面积(flat)
A2:浮栅跟控制栅的侧壁耦合面积(sidewall)
A3:浮栅跟衬底沟道的耦合面积(channel)
H:浮栅的高度 L:浮栅的长度 W:浮栅的宽度
Tl:栅氧化层(GO: Gate Oxide)
T2:多晶娃间氧化层(IPO: Interpoly Oxide)
当前的浮栅制备工艺流程容易出现常见的凹陷和侵蚀问题。产生凹陷的原因是研磨液存在选择比，不同材质之间的研磨速率不同。产生侵蚀的原因是在研磨目标材质时，对非目标材质造成过抛光。这种浮栅高度的偏移(variation)和不均勻性(non-uniformity)会导致耦合系数的变化。
发明内容
鉴于上述问题，本发明的目的在于提供一种浮栅的制备方法，非常适于实用。本发明的目的及解决其技术问题是采用以下技术方案来实现的。本发明提供一种浮栅的制备方法，其特征在于所述方法的具体步骤如下
步骤一形成浅沟槽隔离(STI)，依次沉积栅氧化层和浮栅；
步骤二 再依次沉积第一阻挡层和第二阻挡层；
步骤三然后进行第二阻挡层的化学机械研磨(CMP)，直至第一阻挡层；
步骤四以第二阻挡层作为阻挡层，去除浅沟槽隔离(STI)区域上面的第一阻挡层；步骤五以第二阻挡层作为阻挡层，去除浅沟槽隔离(STI)区域上面的浮栅；
步骤六再用湿法依次去除有源区上面的第二阻挡层和第一阻挡层；
步骤七漏出浮栅，形成浮栅结构。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现
所述步骤一中形成的浅沟槽隔离的深度为2500A 3500A。所述步骤一中形成的浅沟槽隔离的高度为500A 2000A。所述的步骤一中的沉积的栅氧化层的厚度为90A 110A。所述步骤一中沉积的浮栅的高度为200A 600A。所述步骤一中沉积的浮栅的长度为32nm O. 20um。所述步骤一中沉积的浮栅的宽度为60nm O. 3um。所述的步骤二中的第一阻挡层为SiN。 所述的步骤二中的第二阻挡层为氧化物。所述的步骤二中的第一阻挡层的厚度为100A 400A。所述的步骤二中的第二阻挡层的厚度为300A 1000A。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段， 而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。图I绘示本发明涉及的一种浮栅的制备方法的工艺流程图。
具体实施例方式为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的一种浮栅的制备方法，详细说明如下。本发明的不同实施例将详述如下，以实施本发明的不同的技术特征，可理解的是， 以下所述的特定实施例的单元和配置用以简化本发明，其仅为范例而不限制本发明的范围。实施例I
首先形成浅沟槽隔离(STI )，浅沟槽隔离的深度为2500A，浅沟槽隔离的高度为500A。 再依次沉积栅氧化层和浮栅；沉积的栅氧化层的厚度为90A，浮栅的高度为200A，长度为 32nm,宽度为60nm。然后再依次沉积第一阻挡层和第二阻挡层；第一阻挡层为SiN，厚度为 100A，第二阻挡层为氧化物，厚度为300A。然后进行第二阻挡层的化学机械研磨(CMP)，直至第一阻挡层。再以第二阻挡层作为阻挡层，去除浅沟槽隔离(STI)区域上面的第一阻挡层，并去除浅沟槽隔离(STI)区域上面的浮栅；接着再用湿法依次去除有源区上面的第二阻挡层和第一阻挡层；最后漏出浮栅，形成浮栅结构。实施例2
首先形成浅沟槽隔离(STI)，浅沟槽隔离的深度为3500A，浅沟槽隔离的高度为2000A。再依次沉积栅氧化层和浮栅；沉积的栅氧化层的厚度为110A，浮栅的高度为600A，长度为
O.20um,宽度为O. 3um。然后再依次沉积第一阻挡层和第二阻挡层；第一阻挡层为SiN，厚度为400A，第二阻挡层为氧化物，厚度为1000A。然后进行第二阻挡层的化学机械研磨(CMP)， 直至第一阻挡层。再以第二阻挡层作为阻挡层，去除浅沟槽隔离(STI)区域上面的第一阻挡层，并去除浅沟槽隔离(STI)区域上面的浮栅；接着再用湿法依次去除有源区上面的第二阻挡层和第一阻挡层；最后漏出浮栅，形成浮栅结构。实施例3
首先形成浅沟槽隔离(STI )，浅沟槽隔离的深度为3000A，浅沟槽隔离的高度为1000A。 再依次沉积栅氧化层和浮栅；沉积的栅氧化层的厚度为100A，浮栅的高度为400A，长度为 64nm,宽度为80nm。然后再依次沉积第一阻挡层和第二阻挡层；第一阻挡层为SiN，厚度为 100A，第二阻挡层为氧化物，厚度为300A。然后进行第二阻挡层的化学机械研磨(CMP)，直至第一阻挡层。再以第二阻挡层作为阻挡层，去除浅沟槽隔离(STI)区域上面的第一阻挡层，并去除浅沟槽隔离(STI)区域上面的浮栅；接着再用湿法依次去除有源区上面的第二阻挡层和第一阻挡层；最后漏出浮栅，形成浮栅结构。实施例4
首先形成浅沟槽隔离(STI)，浅沟槽隔离的深度为3200A，浅沟槽隔离的高度为1500A。 再依次沉积栅氧化层和浮栅；沉积的栅氧化层的厚度为110A，浮栅的高度为500A，长度为 80nm,宽度为80nm。然后再依次沉积第一阻挡层和第二阻挡层；第一阻挡层为SiN，厚度为 100A，第二阻挡层为氧化物，厚度为300A。然后进行第二阻挡层的化学机械研磨(CMP)，直至第一阻挡层。再以第二阻挡层作为阻挡层，去除浅沟槽隔离(STI)区域上面的第一阻挡层，并去除浅沟槽隔离(STI)区域上面的浮栅；接着再用湿法依次去除有源区上面的第二阻挡层和第一阻挡层；最后漏出浮栅，形成浮栅结构。本发明提供一种浮栅的制备方法，在依次形成隔离层(STI)和沉积浮栅以后，再依次沉积第一阻挡层(SiN)和第二阻挡层(Oxide)。然后做Oxide CMP，停在下面的第一阻挡层SiN上。由于有源区(AA，ACT)区域比隔离层(STI)区域要低，此处的Oxide还会保留。 以此Oxide作为阻挡层(stop layer),依次去除STI区域上面的第一阻挡层(SiN)和下面的浮栅；然后再用湿法依次去除有源区上面的第二阻挡层(Oxide)和第一阻挡层(SiN)，露出下面的浮栅。由于这层浮栅完全是炉管沉积出来的，没有经过CMP的研磨，所以其厚度是均勻的，有效地提高了编程(program)和擦除(erase)的性能。通过说明和附图，给出了具体实施方式
的特定结构的典型实施例。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
权利要求
1.一种浮栅的制备方法，其特征在于所述方法的具体步骤如下步骤一形成浅沟槽隔离(STI)，依次沉积栅氧化层和浮栅；步骤二 再依次沉积第一阻挡层和第二阻挡层；步骤三然后进行第二阻挡层的化学机械研磨(CMP)，直至第一阻挡层；步骤四以第二阻挡层作为阻挡层，去除浅沟槽隔离(STI)区域上面的第一阻挡层；步骤五以第二阻挡层作为阻挡层，去除浅沟槽隔离(STI)区域上面的浮栅；步骤六再用湿法依次去除有源区上面的第二阻挡层和第一阻挡层；步骤七漏出浮栅，形成浮栅结构。
2.如权利要求I所述的一种浮栅的制备方法，其特征在于所述步骤一中形成的浅沟槽隔离的深度为2500A 3500A。
3.如权利要求I所述的一种浮栅的制备方法，其特征在于所述步骤一中形成的浅沟槽隔离的高度为500A 2000A。
4.如权利要求I所述的一种浮栅的制备方法，其特征在于所述的步骤一中的沉积的栅氧化层的厚度为90A 110A。
5.如权利要求I所述的一种浮栅的制备方法，其特征在于所述步骤一中沉积的浮栅的高度为200A 600A。
6.如权利要求I所述的一种浮栅的制备方法，其特征在于所述步骤一中沉积的浮栅的长度为32nm 0. 20um。
7.如权利要求I所述的一种浮栅的制备方法，其特征在于所述步骤一中沉积的浮栅的宽度为60ηπΓ . 3um。
8.如权利要求I所述的一种浮栅的制备方法，其特征在于所述的步骤二中的第一阻挡层为SiN。
9.如权利要求I所述的一种浮栅的制备方法，其特征在于所述的步骤二中的第二阻挡层为氧化物。
10.如权利要求I所述的一种浮栅的制备方法，其特征在于所述的步骤二中的第一阻挡层的厚度为100A 400A。
11.如权利要求I所述的一种浮栅的制备方法，其特征在于所述的步骤二中的第二阻挡层的厚度为300A 1000A。
全文摘要
本发明提供一种浮栅的制备方法，具体步骤如下步骤一:形成浅沟槽隔离(STI)，依次沉积栅氧化层和浮栅；步骤二再依次沉积第一阻挡层和第二阻挡层；步骤三然后进行第二阻挡层的化学机械研磨(CMP)，直至第一阻挡层；步骤四以第二阻挡层作为阻挡层，去除浅沟槽隔离(STI)区域上面的第一阻挡层；步骤五以第二阻挡层作为阻挡层，去除浅沟槽隔离(STI)区域上面的浮栅；步骤六再用湿法依次去除有源区上面的第二阻挡层和第一阻挡层；步骤七漏出浮栅，形成浮栅结构。本发明涉及的浮栅完全是炉管沉积出来的，没有经过CMP的研磨，其厚度是均匀的，有效地提高了编程和擦除的性能，非常适于实用。
文档编号H01L21/28GK102610504SQ20121006652
公开日2012年7月25日 申请日期2012年3月14日 优先权日2012年3月14日
发明者肖海波 申请人:上海华力微电子有限公司