专利名称：提高静态随机存储器写入冗余度的方法
技术领域：
本发明涉及半导体制备技术领域，更确切的说，本发明涉及一种提高静态随机存储器写入冗余度的方法、以及采用了该提高静态随机存储器写入冗余度的方法的静态随机存储器制造方法。
背景技术：
静态随机存储器(SRAM)作为半导体存储器中的一类重要产品，在计算机、通信、 多媒体等高速数据交换系统中得到了广泛的应用。图I所示的是一个90纳米以下的通常的静态随机存储器单元的版图结构，包括有源区、多晶硅栅、和接触孔这三个层次。图中区域I所标示出来的为控制管(Pass Gate)，该器件为一 NMOS器件，区域2所标示出来的为下拉管(Pull Down M0S)，该器件同样为一 NMOS器件，区域3所标示出来的为上拉管(Pull Up M0S)，该器件为一 PMOS器件。写入冗余度(Write Margin)是衡量静态随机存储器单元写入性能的一个重要参数，图2是一个静态随机存储器器件在写入时的工作示意图，图中4为控制管，5为下拉管，6 为上拉管，假设节点7存储数据为低电位(即存储数据为“O”)，相应的，节点8存储数据为高电位(即存储数据为“I”)。现在以向节点7写入高电位而节点8写入低电位为例，在写入动作前，位线9会被预充到高电位，位线10会被预充电到低电位，写入动作开始时，字线 11打开，由于节点7初始存储的数据为低电位，所以初始状态时，上拉管6打开而下拉管5 关闭。由于上拉管6和控制管4都是打开的，所以节点8的电位不再是“1”，而是位于某一中间电位。该中间电位由上拉管6和控制管4的等效电阻所决定。为了完成写入动作，节点8的中间电位必须小于一定数值，即控制管4和上拉管6的等效电阻的比例必须要小于一定数值，中间电位值越低，静态随机存储器单元的写入冗余度就越大。如果增大上拉管6 的等效电阻，就可以降低节点8的中间电位，从而增大静态随机存储器单元的写入冗余度。在现有的先进工艺中(如45纳米以下工艺代中)，会采用多晶硅栅预注入工艺， 在多晶硅栅刻蚀工艺步骤前，对NMOS器件的栅极进行五族元素的预注入，而对PMOS器件的栅极进行三族元素的预注入。目的是降低栅电阻以及降低多晶硅栅耗尽问题。以达到调节 CMOS器件阈值电压(Vt)以及开启电流(Ion)的目的。对于SRAM单元，通常工艺中会对控制管和下拉管这两个NMOS器件进行五族元素的预注入，即对图I中区域I和区域2进行五族元素的预注入，而对上拉管(PM0S器件)进行三族元素的预注入，即对图I中区域3进行三族元素的预注入。但是，根据现有技术的静态随机存储器制造方法所制造的静态随机存储器的写入冗余度并不是特别理想，所以，希望能够提供一种可有效提高静态随机存储器写入冗余度的方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种可有效提高静态随机存储器写入冗余度的方法、以及采用了该提高静态随机存储器写入冗余度的方法的静态随机存储器制造方法。根据本发明的第一方面，提供了一种提高静态随机存储器写入冗余度的方法，其包括在多晶硅栅刻蚀之前执行多晶硅栅预注入步骤，其中在多晶硅栅预注入步骤中，对 (普通)NMOS器件以及静态随机存储器中的NMOS器件的栅极进行五族元素的预注入；对普通PMOS器件的栅极进行三族元素的预注入，并且，在对PMOS多晶硅栅预注入步骤中，在产生PMOS多晶硅栅预注入光刻版时，使得PMOS多晶硅栅预注入光刻版可以覆盖同为PMOS器件的静态随机存储器的上拉管区域；随后，利用所述PMOS多晶硅栅预注入光刻版来对静态随机存储器中的PMOS器件的栅极进行三族元素的预注入。优选地，在所述的提高静态随机存储器写入冗余度的方法中，通过逻辑运算来产生PMOS多晶硅栅预注入光刻版。优选地，在所述的提高静态随机存储器写入冗余度的方法中，在产生PMOS多晶硅栅预注入光刻版时，使PMOS多晶硅栅预注入光刻版包括覆盖控制管区域的多晶硅栅的第一注入掩膜区域、覆盖下拉管区域的多晶硅栅的第二注入掩膜区域、以及覆盖上拉管区域的多晶硅栅的第一注入掩膜区域。优选地，所述提高静态随机存储器写入冗余度的方法用于45nm静态随机存储器制备工艺中。根据本发明的第二方面，提供了一种一种静态随机存储器制造方法，其采用了根据本发明的第一方面所述的提高静态随机存储器写入冗余度的方法。本发明在静态随机存储器制备工艺过程中，通过设计PMOS多晶硅栅预注入光刻版来移除上拉管的多晶硅栅预注入工艺，降低了上拉管的多晶硅栅掺杂浓度，增大了上拉管的等效电阻，提高了随机存储器写入冗余度。具体地说，本发明在产生PMOS多晶硅栅预注入光刻版时，使得PMOS多晶硅栅预注入光刻版可以覆盖上拉管区域，在PMOS的多晶硅栅预注入工艺时，不再对上拉管区域进行预注入(即不再对上拉管区域进行多晶硅栅预注入)，使得上拉管多晶硅栅的掺杂浓度降低，从而增大了多晶硅栅的寄生电阻以及多晶硅栅耗尽现象，导致上拉管的阈值电压增加，开启电流减小。从而增大了上拉管的等效电阻，在写入过程中，降低了相应节点的电位，从而提高了随机存储器的写入冗余度。
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中图I示出了通常的静态随机存储器单元的版图结构。图2示出了静态随机存储器单元的电路结构。图3示出了采用了根据本发明优选实施例的提高静态随机存储器写入冗余度的方法的静态随机存储器单元的版图结构。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。随着工艺代的进步，特别是在45纳米以下工艺代中，会采用多晶硅栅预注入工艺，在多晶硅栅刻蚀工艺步骤前，对NMOS器件的栅极进行五族元素的预注入，而对PMOS器件的栅极进行三族元素的预注入。这种预注入的目的是降低栅电阻以及降低多晶硅栅耗尽问题，以达到调节CMOS器件阈值电压以及开启电流的目的。对于静态随机存储器单元，通常工艺中会对控制管和下拉管这两个NMOS器件进行五族元素的预注入，即对图I中区域I和区域2进行五族元素的预注入，而对上拉管 (PM0S器件)进行三族元素的预注入，即对图I中区域3 (上拉管区域)进行三族元素的预注入。图3示出了采用了根据本发明优选实施例的提高静态随机存储器写入冗余度的方法的静态随机存储器单元的版图结构。在根据本发明优选实施例的提高静态随机存储器写入冗余度的方法中，在多晶硅栅刻蚀之前执行多晶硅栅预注入步骤，并且在多晶硅栅预注入步骤中，对NMOS器件(普通NMOS器件)以及静态随机存储器中的NMOS器件的栅极进行五族元素的预注入，对普通 PMOS器件的栅极进行三族元素的预注入，而不对静态随机存储器中的上拉管区域进行预注入。并且，在根据本发明优选实施例的提高静态随机存储器写入冗余度的方法中，在多晶硅栅预注入步骤中，可例如通过逻辑运算，在产生PMOS多晶硅栅预注入光刻版时，使得PMOS多晶硅栅预注入光刻版可以覆盖同为PMOS器件的上拉管区域。随后，利用如此产生的PMOS多晶硅栅预注入光刻版来对静态随机存储器中的PMOS器件的栅极进行三族元素的预注入。更具体地说，例如，如图3所示，在产生PMOS多晶硅栅预注入光刻版时，使PMOS多晶硅栅预注入光刻版包括覆盖控制管区域I的多晶硅栅的第一注入掩膜区域11、覆盖下拉管区域2的多晶硅栅的第二注入掩膜区域21、以及覆盖上拉管区域3的多晶硅栅的第一注入掩膜区域31。这样，在利用PMOS多晶硅栅预注入光刻版对静态随机存储器中的PMOS的多晶硅栅预注入工艺时，不再对上拉管区域进行预注入(即不再对图I中区域3进行多晶硅栅预注入)，使得上拉管多晶硅栅的掺杂浓度降低，从而增大了多晶硅栅的寄生电阻以及多晶硅栅耗尽现象，导致上拉管的阈值电压增加，开启电流减小。从而增大了上拉管的等效电阻。 这样，在写入过程中，降低了节点8的电位，从而提高了随机存储器的写入冗余度。具体地说，再次参考图2，同样以向节点7写入高电位而节点8写入低电位为例，在写入动作前，位线9会被预充到高电位，位线10会被预充电到低电位，写入动作开始时，字线11打开，由于节点7初始存储的数据为低电位，所以初始状态时，上拉管6打开而下拉管 5关闭。由于上拉管6和控制管4都是打开的，所以节点8的电位不再是“1”，而是位于某一中间电位。该中间电位由上拉管6和控制管4的等效电阻所决定。为了完成写入动作， 节点8的中间电位必须小于一定数值，即控制管4和上拉管6的等效电阻的比例必须要小于一定数值，中间电位值越低，静态随机存储器单元的写入冗余度就越大。根据本发明上述优选实施例，在利用PMOS多晶硅栅预注入光刻版对静态随机存储器中的PMOS的多晶硅栅预注入工艺时，不再对上拉管区域进行预注入，使得上拉管多晶硅栅的掺杂浓度降低，从而增大上拉管6的等效电阻，由此降低节点8的中间电位，从而增大静态随机存储器单元的写入冗余度。在具体应用实施中，例如，根据本发明优选实施例的上述提高静态随机存储器写入冗余度的方法可应用在45nm静态随机存储器制备工艺中，以提高其写入冗余度。此外，根据本发明的另一优选实施例，本发明还提供了一种采用了上述提高静态随机存储器写入冗余度的方法的静态随机存储器制造方法。总体上来说，根据本发明的提高静态随机存储器写入冗余度的方法以及采用了该提高静态随机存储器写入冗余度的方法的静态随机存储器制造方法至少还具有如下技术效果I.不增加现有工艺步骤。2.通过逻辑运算，在产生PMOS多晶硅栅预注入光刻版时，使得光刻版可以覆盖上拉管区域，从而实现移除上拉管多晶硅预注入。3.上拉管多晶硅栅的掺杂浓度降低，从而增大了多晶硅栅的寄生电阻以及多晶硅栅耗尽现象，导致上拉管的阈值电压增加，开启电流减小，从而增大了上拉管的等效电阻。4.在写入过程中，降低了节点8的电位，从而提高了随机存储器的写入冗余度。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下， 都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种提高静态随机存储器写入冗余度的方法，其特征在于包括在多晶硅栅刻蚀之前执行多晶硅栅预注入步骤，其中在多晶硅栅预注入步骤中，对NMOS器件以及静态随机存储器中的NMOS器件的栅极进行五族元素的预注入，对PMOS器件的栅极进行三族元素的预注入，而不对静态随机存储器中的上拉管区域进行三族元素的预注入；并且，在多晶硅栅预注入步骤中，在产生PMOS多晶硅栅预注入光刻版时，使得PMOS多晶硅栅预注入光刻版可以覆盖作为PMOS器件的上拉管区域；随后，利用所述PMOS多晶硅栅预注入光刻版来对静态随机存储器中的PMOS器件的栅极进行三族元素的预注入。
2.根据权利要求I所述的提高静态随机存储器写入冗余度的方法，其特征在于，其中通过逻辑运算来产生PMOS多晶硅栅预注入光刻版。
3.根据权利要求I或2所述的提高静态随机存储器写入冗余度的方法，其特征在于，在产生PMOS多晶硅栅预注入光刻版时，使PMOS多晶硅栅预注入光刻版包括覆盖控制管区域的多晶硅栅的第一注入掩膜区域、覆盖下拉管区域的多晶硅栅的第二注入掩膜区域、以及覆盖上拉管区域的多晶硅栅的第一注入掩膜区域。
4.根据权利要求I或2所述的提高静态随机存储器写入冗余度的方法，其特征在于，所述提高静态随机存储器写入冗余度的方法用于45nm静态随机存储器制备工艺中。
5.一种静态随机存储器制造方法，其特征在于采用了根据权利要求I至4之一所述的提高静态随机存储器写入冗余度的方法。
全文摘要
本发明提供了一种提高静态随机存储器写入冗余度的方法。根据本发明的提高静态随机存储器写入冗余度的方法包括在多晶硅栅刻蚀之前执行多晶硅栅预注入步骤，其中在多晶硅栅预注入步骤中，对普通NMOS器件以及静态随机存储器中的NMOS器件的栅极进行五族元素的预注入，对普通PMOS器件的栅极进行三族元素的预注入，而不对静态随机存储器中的上拉管区域进行三族元素的预注入；并且，在多晶硅栅预注入步骤中，在产生PMOS多晶硅栅预注入光刻版时，使得PMOS多晶硅栅预注入光刻版可以覆盖作为PMOS器件的上拉管区域；随后，利用所述PMOS多晶硅栅预注入光刻版来对静态随机存储器中的PMOS器件的栅极进行三族元素的预注入。
文档编号H01L21/8244GK102610574SQ201210093940
公开日2012年7月25日 申请日期2012年3月31日 优先权日2012年3月31日
发明者俞柳江 申请人:上海华力微电子有限公司