专利名称：半导体元件及其制造方法
技术领域：
本发明关于一种半导体元件及其制造方法，详言之，关于一种制造方法中半导体晶圆的处理(Handling)及输送(Transport)。
背景技术：
在工艺中间状态的半导体晶圆从一个工作站移到另一个工作站时必须非常小心的处理，以防止该晶圆受到损坏。通常，晶圆夹头(Wafer Chuck)安装在晶圆或载体的表面。然而，此种方式会损坏晶圆，尤其是该夹头从该晶圆拆卸下来时。由于减少该半导体晶圆厚度的努力一直在持续中，改良的半导体晶圆的处理及输送技术将会变得越来越重要。
发明内容
本发明提供一半导体兀件，其包括一晶粒、一上半导体兀件及一第一封胶材料。该晶粒包括一半导体基板、一布线层、一钝化层、数个导通柱及数个导电元件。该半导体基板具有一第一表面、一第二表面及二侧边缺口，这些侧边缺口位于该第二表面的二侧边。该布线层位于该半导体基板的第一表面。该钝化层邻接该半导体基板的第二表面。这些导通柱贯穿该半导体基板，电性连接至该布线层且凸出于该钝化层的外。这些导电元件邻接于该布线层。该上半导体元件邻接于该半导体基板的第二表面，且电性连接至这些导通柱。该第一封胶材料包覆该上半导体元件及该钝化层，且更位于这些侧边缺口内。本发明另提供一种半导体元件的制造方法，其包括以下步骤(a)提供一半导体晶圆及一第一载体，该半导体晶圆包括数个条切割道及数个晶粒，这些切割道定义出这些晶粒；(b)利用一黏胶将该半导体晶圆黏附至该第一载体，其中该黏胶包括数个条黏胶线段以定义出数个容置空间，这些黏胶线段对应这些切割道，且这些容置空间对应这些晶粒；(C)附着数个上半导体元件至该半导体晶圆上，其中这些上半导体元件电性连接至这些晶粒；(d)附着一第二载体于这些上半导体元件；(e)沿着这些切割道切割该半导体晶圆及该第一载体，以分别形成数个晶粒及数个第一载体单体；及(f)移除这些第一载体单体及该第二载体。在本实施例中，由于该黏胶可在切割工艺中完全被移除，而可不必再进行习知浸泡溶剂以去除该黏胶的步骤；或者，少量的黏胶在切割工艺后残留，仅需简短的浸泡溶剂时间即可去除，因此可节省制造时间及成本。
图I显示本发明半导体元件的一实施例的示意图；图2至图12显示本发明半导体元件的制造方法的一实施例的示意图；图13显示本发明半导体元件的另一实施例的示意图；图14至图16显示本发明半导体元件的制造方法的另一实施例的示意图；图17显示本发明半导体元件的制造方法的另一实施例的示意图18显示本发明半导体元件的制造方法的另一实施例的示意图；及图19显示本发明半导体封装结构的一实施例的示意图。
具体实施例方式参考图1，显示本发明半导体元件的一实施例的示意图。该半导体元件I包括一晶粒16、一上半导体兀件4及一第一封胶材料42。该晶粒16包括一半导体基板11、一布线层 12、数个导通柱(Conductive Via) 13、数个阻绝层(Liner) 131、一钝化层(PassivationLayer) 18、数个导电元件14及数个保护盖(Protection Cap)3。该半导体基板11具有一第一表面111及一第二表面112。在本实施例中，该半导体基板11为一娃基材。该布线层12位于该半导体基板11的第一表面111。该布线层12包括至少一介电层(未绘示)及至少一导线(未绘示)。该导线位于该介电层内。该导线可为铜、铜合金或其他导电金属所制成，且可使用广为人知的镶嵌工艺(Damascene Process)制成。此外，该布线层12可包括俗称的层间介电层(Inter-layer Dielectric, ILD)及金属间介电层(Inter-metal Dielectric, IMD)。该钝化层18邻接该半导体基板11的第二表面112，且这些导通柱13及这些阻绝层131凸出于该钝化层18之外。在本实施例中，这些导通柱13的顶面与这些阻绝层131的顶面共平面。该钝化层18的材质为非感光性高分子聚合物，例如苯环丁烯(Benzocyclobutene, BCB)、聚酰亚胺(polyimide, PI)或环氧树脂(epoxy)。这些导通柱13贯穿该半导体基板11，且电性连接至该布线层12。在本实施例中，这些导通柱13接触该布线层12。这些阻绝层131围绕这些导通柱13。较佳地，这些阻绝层131包括一层或多层的氮化硅、氧化物、高分子或相似物，且这些导通柱13包括铜、钨、铝、银及其组合物或相似物。其他材料，包括导电扩散阻隔层，例如氮化钽、钽、氮化钛、钛、钨化钴或相似物，亦可被使用。这些保护盖3覆盖这些导通柱13的顶面及这些阻绝层131的凸出部分。如果仅有这些导通柱13凸出于该钝化层18之外，则该保护盖3直接覆盖该导通柱13的凸出部分。在本实施例中，每一这些保护盖3包括一晶种层31及一球下金属层(Under Ball Metal,UBM)32。该晶种层31覆盖该凸出的导通柱13及阻绝层131以及部分该钝化层18。该球下金属层32位于该晶种层31上。在本实施例中，该晶种层31的材质为钛铜(TiCu)，该球下金属层32包括一第一层33、一第二层34、一第三层35及一第四层36。该第一层33位于该晶种层31上，该第二层34位于该第一层33上，该第三层35位于该第二层34上，且该第四层36位于该第三层35上。该第一层33为铜，该第二层34为镍，该第三层35为钯，且该第四层36为金。然而，在其他实施例中，该球下金属层32包括一第一层、一第二层及一第三层。该第一层为铜，该第二层为镍，且该第三层为锡/银合金或金。这些导电元件14邻接于该布线层12，且电性连至该布线层12。在本实施例中，每一这些导电元件14包括一金属柱(Metal Pillar) 141及一焊料(Solder) 142,该金属柱141连接至该布线层12，且该焊料142位于该金属柱141上。在其他实施例中，每一这些导电元件14为一突块(Bump)。该上半导体元件4邻接于该半导体基板11的第二表面112，且电性连接至这些导通柱13。在本实施例中，该上半导体元件4接触这些保护盖3。
该第一封胶材料42包覆该上半导体元件4、这些保护盖3及该钝化层18。参考图2至图12，显示本发明半导体元件的制造方法的一实施例的示意图。参考图2及图2a，其中图2a为图2的局部剖视图，提供一半导体晶圆10。该半导体晶圆10包括一半导体基板11、一布线层12、数个导通柱(Conductive Via) 13、数个阻绝层(Liner) 131、数个导电元件14、数个条切割道15及数个晶粒16。该半导体基板11具有一第一表面111及一第二表面112。该布线层12位于该半导 体基板11的第一表面111。该布线层12包括至少一介电层(未绘示)及至少一导线(未绘示)。该导线位于该介电层内。该导线可为铜、铜合金或其他导电金属所制成，且可使用广为人知的镶嵌工艺(Damascene Process)制成。此外，该布线层12可包括俗称的层间介电层(Inter-layer Dielectric, ILD)及金属间介电层(Inter-metal Dielectric, IMD)。这些导通柱13位于该半导体基板11内，且电性连接至该布线层12。在本实施例中，该导通柱13接触该布线层12。该阻绝层131围绕该导通柱13。该导通柱13及该阻绝层131可以任何适当的方法形成。例如，在形成该布线层12之前或之后，经由，例如，一次或多次的蚀刻工艺、铣削(Milling)、激光技术或其他相似方法形成开口，使其延伸至该半导体基板11内。较佳地，该阻绝层131包括一层或多层的氮化硅、氧化物、高分子或相似物，且该导通柱13包括铜、钨、铝、银及其组合物或相似物。其他材料，包括导电扩散阻隔层，例如氮化钽、钽、氮化钛、钛、钨化钴或相似物，亦可被使用。这些导电元件14邻接于该布线层12，且电性连至该布线层12。在本实施例中，每一这些导电元件14包括一金属柱(Metal Pillar) 141及一焊料(Solder) 142,该金属柱141连接至该布线层42，且该焊料142位于该金属柱141上。在其他实施例中，每一这些导电元件14为一突块(Bump)。每一这些导电元件14具有一高度H1。这些切割道15定义出这些晶粒16的位置。在本实施例中，这些切割道15为数个条互相交错的水平线及垂直线，因此这些晶粒16为矩形。每一这些切割道15具有一宽度
W1O参考图3及图3a，其中图3a为图3的局部剖视图，提供第一载体20。在本实施例中，该第一载体20为透明材质,例如玻璃。接着，以点胶(Dispensing)、网版印刷(ScreenPrinting)或镀覆(Coating)形成一黏胶22于该第一载体20上。该黏胶22为一热固化胶或光固化胶，例如UV胶或环氧树脂(；Epoxy)。该黏胶22包括数个条黏胶线段221以定义出数个容置空间24。亦即，该黏胶22并未完全布满该第一载体20整个表面。这些黏胶线段221对应这些切割道15，且这些容置空间24对应这些晶粒16。在本实施例中，这些黏胶线段221为数个条互相交错的水平线及垂直线，因此这些容置空间24为矩形。每一这些黏胶线段221具有一宽度W2及一高度H2。在本实施例中，这些黏胶线段221的高度H2应至少为这些导电元件14的高度H1,即至少该金属柱141及该焊料142的总高度H1，亦即H2 ^氏。在其他实施例中，这些黏胶线段221的高度H2应至少为这些导电元件14的高度氏+3 u m,即至少该金属柱141及该焊料142的总高度氏+3 u m,即H2彡氏+3 u m。此外，为避免因胶量过多而导致过多残胶，这些黏胶线段221的高度H2应控制在这些导电元件14的高度氏+5 u m,亦即H2彡氏+5 y m。此夕卜，这些黏胶线段221的宽度W2为这些切割道15的宽度WiiSilm。可以理解的是，在其他实施例中，该黏胶22也可以形成于该半导体晶圆10上，且这些黏胶线段221沿着这些切割道15。参考图4，利用该黏胶22将该半导体晶圆10黏附至该第一载体20，其中该半导体基板11的第一表面111面对该第一载体20，使得这些导电元件14位于这些容置空间24中。接着，以加热或照UV光方式固化该黏胶22。参考图5，从该半导体基板11的第二表面112薄化该半导体基板11，以显露出这些导通柱13的顶端。该薄化工艺包括一研磨或化学机械研磨(Chemical MechanicalPolishing, CMP)的步骤及/或一接续的蚀刻步骤。应注意的是，在该薄化工艺中，仅移除该阻绝层131的顶部，因此这些导通柱13的一顶面被显露，且大致与该阻绝层131的剩余部分的一顶面共平面。参考图6, 一钝化层18,例如，苯环丁烯(Benzocyclobutene, BCB)、聚酰亚胺(Polyimide, PI)、聚苯恶唑(Polybenzoxazole, PB0)或环氧树脂(Epoxy),形成于该第二表面112上，且覆盖该导通柱13及该阻绝层131的显露部分。参考图7，移除(例如，经由显影或蚀刻)部分该钝化层18，因此该导通柱13及该阻绝层131的末端部分凸出于该钝化层18之外。应注意的是，该阻绝层131的末端部分并未被移除，且该导通柱13的顶面大致与该阻绝层131的顶面共平面。参考图8，形成数个保护盖3于该导通柱13的顶面及该阻绝层131的凸出部分上。在本实施例中，该保护盖3包括一晶种层31及一球下金属层(Under Ball Metal，UBM) 32。该球下金属层32包括一铜层33、一镍层34、一钮层35及一金层36,其中该铜层33位于该晶种层31上，该镍层34位于该铜层33上，该钯层35位于该镍层34上，该金层36位于该钯层35上。参考图9，附着数个上半导体元件4至该半导体晶圆10上，其中每一这些上半导体元件4接触这些保护盖3，以电性连接至这些导通柱13。在另一实施例，亦可于数个上半导体元件4附着至该半导体晶圆10上之前先覆盖一层非导电胶(non-conductive paste,NCP)(未绘示)于这些保护盖3及该钝化层18上。参考图10，形成一第一封胶材料42于该半导体晶圆10上，其中该第一封胶材料42位于这些上半导体元件4间的间隙且位于该钝化层18上，以包覆且保护这些保护盖3及这些上半导体元件4。参考图11，附着一第二载体5于这些上半导体兀件4及该第一封胶材料42上。在本实施例中，该第二载体5为一胶带。参考图12，沿着这些切割道15切割该半导体晶圆10、该第一封胶材料42及该第一载体20，且完全移除该黏胶22。此时，该半导体晶圆10被切割成数个晶粒16，且该第一载体20被切割成数个第一载体单体201。接着，移除这些第一载体单体201及该第二载体5，以制得如图I所示的半导体元件I。 在本实施例中，由于大部分该黏胶22可在切割工艺中被移除，因此可节省习知浸泡溶剂以去除该黏胶22的时间及成本。参考图13，显示本发明半导体元件的另一实施例的示意图。本实施例的半导体元件Ia与图I所示的半导体元件I大致相同，其不同处在于，本实施例的该半导体元件Ia的半导体基板11更具有二侧边缺口 191，这些侧边缺口 191位于该半导体基板11的第二表面112的二侧边。此外，该第一封胶材料42更位于这些侧边缺口 191内，藉此，可增加该第一封胶材料42与该半导体基板11间的附着力。 参考图14至图16，显示本发明半导体元件的制造方法的另一实施例的示意图。在本实施例中，「前半段」工艺与图2至图9的制造方法中相同。本实施例的制造方法接续图9的步骤。参考图14，沿着这些切割道15切割该半导体晶圆10，以形成数个沟槽19。要注意的是，这些沟槽19的宽度大于这些切割道15的宽度，且该半导体晶圆10并未被切断，亦即，这些沟槽19的深度小于该半导体基板11的厚度。参考图15，形成一第一封胶材料42于该半导体晶圆10上，其中该第一封胶材料42位于这些上半导体元件4间的间隙及这些沟槽19内。参考图16,附着一第二载体5于这些上半导体兀件4及该第一封胶材料42上。在本实施例中，该第二载体5为一胶带。接着，沿着这些切割道15切割该半导体晶圆10、第一封胶材料42及该第一载体20，且移除该黏胶22。此时，该半导体晶圆10被切割成数个晶粒16，且该第一载体20被切割成数个第一载体单体201。由于这些切割道15经过这些沟槽19，因此，每一这些沟槽19被切割后会在每一晶粒16的侧边上形成一侧边缺口 191。接着，移除这些第一载体单体201及该第二载体5，以制得如图13所示的半导体元件la。参考图17，显示本发明半导体元件的制造方法的另一实施例的示意图。在本实施例中，「前半段」工艺与图2至图10的制造方法中相同。本实施例的制造方法接续图10的步骤。参考图17，沿着这些切割道15切割该半导体晶圆10及该第一封胶材料42。此时，该半导体晶圆10被切割成数个晶粒16。要注意的是，该黏胶22并未被移除，使得这些晶粒16仍黏附在该该第一载体20上。接着，附着一第二载体5 (参考图11)于这些上半导体元件4及该第一封胶材料42上。接着，沿着这些切割道15切割该第一载体20，且完全移除该黏胶22。此时，该第一载体20被切割成数个第一载体单体201 (参考图12)。接着，移除这些第一载体单体201及该第二载体5，以制得如图I所示的半导体元件I。参考图18，显示本发明半导体元件的制造方法的另一实施例的示意图。在本实施例中，「前半段」工艺与图2至图11的制造方法中相同。本实施例的制造方法接续图11的步骤。参考图18，沿着这些切割道15切割该半导体晶圆10、该第一封胶材料42及该第一载体20。此时，该半导体晶圆10被切割成数个晶粒16，且该第一载体20被切割成数个第一载体单体201。在本实施例中，这些切割道15的宽度小于这些黏胶线段221的宽度，因此，切割后，部分该黏胶22残留在这些晶粒16及这些第一载体单体201之间。接着，将这些晶粒16及这些第一载体单体201浸泡一溶剂，以移除这些第一载体单体201。接着，移除该第二载体5，以制得如图I所示的半导体元件I。由于残留的黏胶22的数量并不大，因此，与习知技术相比，可有效地减少浸泡溶剂的时间。参考图19，显示本发明半导体封装结构的一实施例的示意图。该半导体封装结构6包括一下基板61、一半导体兀件I、一底胶62、一第二封胶材料63及数个焊球64。该下基板61为，例如，一有机基板。该半导体元件I与图I的半导体元件I相同，且位于该下基板61上。该半导体元件I利用这些导电元件14 (该金属柱141及该焊料142)电性连接至该下基板41。该底胶62位于该下基板61及该半导体元件I之间，以保护这些导电元件14(该金属柱141及该焊料142)。该第二封胶材料63包覆该下基板61、该半导体元件I及该上半导体元件4。这些焊球64位于该下基板61的底面。可以理解的是，图19的半导体封装结构6中的半导体元件I可以被图13所示的半导体元件Ia所取代。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如权利要求书所列。
权利要求
1.一种半导体元件的制造方法，包括以下步骤 (a)提供一半导体晶圆及一第一载体，该半导体晶圆包括数个条切割道及数个晶粒，所述切割道定义出所述晶粒； (b)利用一黏胶将该半导体晶圆黏附至该第一载体，其中该黏胶包括数个条黏胶线段以定义出数个容置空间，所述黏胶线段对应所述切割道，且所述容置空间对应所述晶粒； (C)附着数个上半导体元件至该半导体晶圆上，其中所述上半导体元件电性连接至所述晶粒； (d)附着一第二载体于所述上半导体元件； (e)沿着所述切割道切割该半导体晶圆及该第一载体，以分别形成数个晶粒及数个第一载体单体；及 (f)移除所述第一载体单体及该第二载体。
2.如权利要求I的制造方法，其中该步骤(a)中，该半导体晶圆更包括一半导体基板、一布线层、数个导通柱及数个导电元件，该半导体基板具有一第一表面及一第二表面，该布线层位于该半导体基板的第一表面，所述导通柱位于该半导体基板内，且电性连接至该布线层，所述导电元件邻接于该布线层。
3.如权利要求2的制造方法，其中该步骤(b)中，所述导电元件位于所述容置空间中。
4.如权利要求2的制造方法，其中该步骤(b)中，所述黏胶线段的高度至少为所述导电元件的高度，且所述黏胶线段的宽度为所述切割道的宽度±5 y m。
5.如权利要求2的制造方法，其中该步骤(b)之后更包括 (bl)从该半导体基板的第二表面薄化该半导体基板，以显露出所述导通柱； (b2)形成一钝化层位于该半导体基板的第二表面，以覆盖所述导通柱； (b3)移除部分该钝化层，使得所述导通柱凸出于该钝化层 '及 (b4)形成数个保护盖以覆盖所述导通柱的凸出部分； 其中，该步骤(c)中，所述上半导体元件电性连接至所述导通柱。
6.如权利要求I的制造方法，其中该步骤(a)的该第一载体为透明材质，且该步骤(d)的该第二载体为一胶带。
7.如权利要求I的制造方法，其中该步骤(b)形成一黏胶于该半导体晶圆上或该第一载体上，且利用该黏胶将该半导体晶圆黏附至该第一载体。
8.如权利要求I的制造方法，其中该步骤(b)之后更包括一固化该黏胶的步骤。
9.如权利要求I的制造方法，其中该步骤(c)之后更包括 (Cl)沿着所述切割道切割该半导体晶圆，以形成数个沟槽，其中该半导体晶圆未被切断；及 (c2)形成一第一封胶材料于该半导体晶圆上，其中该第一封胶材料位于所述上半导体元件间的间隙及所述沟槽内。
10.如权利要求9的制造方法，其中所述沟槽的宽度大于所述切割道的宽度，且该步骤(e)中，所述切割道经过所述沟槽而在每一晶粒的侧边上形成侧边缺口。
11.如权利要求I的制造方法，其中该步骤(C)之后更包括一形成一第一封胶材料于该半导体晶圆上的步骤，其中该第一封胶材料位于所述上半导体元件间的间隙。
12.如权利要求11的制造方法，更包括一切割该第一封胶材料及该半导体晶圆的步骤。
13.如权利要求I的制造方法，其中该步骤(e)中，该黏胶完全被移除。
14.如权利要求I的制造方法，其中该步骤(e)中，部分该黏胶残留在所述晶粒及所述第一载体单体之间，且该步骤(f)将所述晶粒及所述第一载体单体浸泡ー溶剂，以移除所述第一载体单体。
全文摘要
本发明关于一种半导体元件及其制造方法，该制造方法包括以下步骤(a)提供一半导体晶圆，该半导体晶圆包括数个条切割道；(b)利用一黏胶将该半导体晶圆黏附至一第一载体，其中该黏胶包括数个条黏胶线段，这些黏胶线段对应这些切割道；(c)附着数个上半导体元件至该半导体晶圆上；(d)附着一第二载体；(e)沿着这些切割道切割该半导体晶圆及该第一载体；及(f)移除该第一载体及该第二载体。藉此，可节省制造时间及成本。
文档编号H01L21/683GK102623403SQ201210104370
公开日2012年8月1日 申请日期2012年4月11日 优先权日2012年4月11日
发明者许哲铭 申请人:日月光半导体制造股份有限公司