Ga2O3 系半导体元件的制作方法
【专利摘要】本发明提供一种高品质的Ga2O3系半导体元件。提供Ga2O3系MISFET（20），包括：在高电阻β-Ga2O3基板（2）上直接或介由其它层形成的n型β-Ga2O3单晶膜（3），在n型β-Ga2O3单晶膜（3）上形成的源电极（22）和漏电极（23），以及在源电极（22）与漏电极（23）之间的n型β-Ga2O3单晶膜（3）上形成的栅电极（21）。
【专利说明】Ga2O3系半导体元件
【技术领域】
[0001]本发明涉及Ga2O3系半导体元件。
【背景技术】
[0002]作为现有的Ga2O3系半导体兀件，已知有使用了形成在监宝石基板上的Ga2O3晶体膜的Ga2O3系半导体元件(例如，参照非专利文献1、2)。
[0003]现有技术文献
[0004]非专利文献
[0005]非专利文献1:K.Matsuzaki et al.Thin Solid Films496, 2006，pp.37-41.[0006]非专利文献2:Κ.Matsuzaki et al.Appl.Phys.Lett.88, 092106, 2006.
【发明内容】
[0007]然而，由于Ga2O3晶体和蓝宝石晶体的晶体结构完全不同，所以在蓝宝石基板上使Ga2O3晶体异质外延生长是非常困难的。因此，难以使用蓝宝石基板上的Ga2O3晶体膜形成闻品质的Ga2O3系半导体兀件。
[0008]因此，本发明的目的在于提供高品质的Ga2O3系半导体元件。
[0009]为了实现上述目的，本发明的一个方式提供[I]~[6]的Ga2O3系半导体元件。
[0010][I] 一种Ga2O3系半导体元件，包括:在β -Ga2O3基板上直接或介由其它层形成的β -Ga2O3单晶膜，在上述β -Ga2O3单晶膜上形成的源电极和漏电极，和在上述源电极与上述漏电极之间的上述β -Ga2O3 单晶膜上形成的栅电极。
[0011][2]根据上述[I]中记载的Ga2O3系半导体元件，是上述栅电极介由栅极绝缘膜形成在上述β -Ga2O3单晶膜上的Ga2O3系MISFET。
[0012][3]根据上述[I]或[2]中记载的Ga2O3系半导体元件，包含分别形成在上述β -Ga2O3单晶膜中的上述源电极和上述漏电极的下方的源极区域和漏极区域。
[0013][4]根据上述[3]中记载的Ga2O3系半导体元件，上述β -Ga2O3单晶膜、上述源极区域和上述漏极区域为η型，包含上述β -Ga2O3单晶膜中的包围上述源极区域的P型或高电阻的主体区域。
[0014][5]根据上述[I]中记载的Ga2O3系半导体元件，是上述栅电极直接形成在上述β -Ga2O3 单晶膜上的 Ga2O3 系 MESFET。
[0015][6]根据上述[5]中记载的Ga2O3系半导体元件，上述β -Ga2O3单晶膜为η型，包含分别形成在上述β -Ga2O3单晶膜中的上述源电极和上述漏电极的下方的η型源极区域和η型漏极区域。
[0016]根据本发明，能够提供高品质的Ga2O3系半导体元件。
【专利附图】
【附图说明】
[0017]图1是第I实施方式涉及的Ga2O3系MISFET的截面图。[0018]图2是示意地表示第I实施方式涉及的MBE装置的构成的构成图。
[0019]图3A是第I实施方式涉及的高电阻β -Ga2O3基板和η型β -Ga2O3单晶膜的截面图。
[0020]图3Β是第I实施方式涉及的高电阻β -Ga2O3基板和η型β -Ga2O3单晶膜的截面图。
[0021 ]图4是第2实施方式涉及的Ga2O3系MESFET的截面图。
[0022]图5是第3实施方式涉及的Ga2O3系MISFET的截面图。
[0023]图6是第4实施方式涉及的Ga2O3系MISFET的截面图。
[0024]图7是第5实施方式涉及的Ga2O3系MISFET的截面图。
[0025]图8是表示实施例涉及的漏极-源极间电压与漏极-源极间电流的关系的图。
[0026]图9是表示实施例涉及的栅极-源极间电压与漏极-源极间电流的关系的图。
[0027]图10是表示实施例涉及的栅极-漏极间电压与栅极-漏极间电流的关系的图。
【具体实施方式】
[0028]根据本发明的实施方式，能够利用同质外延生长法形成高品质的β -Ga2O3系单晶月旲，利用该闻品质的β-Ga2O3系单晶I旲能形成闻品质的Ga2O3系半导体兀件。以下，对该实施方式的一个例子进行详细说明。
[0029]〔第I实施方式〕
[0030]在第I实施方式中，对作为Ga2O3系半导体元件的Ga2O3系MISFET (MetalInsulator Semiconductor Field Effect Transistor)进行叙述。
[0031](Ga2O3 系 MISFET 的构成)
[0032]图1是第I实施方式涉及的Ga2O3系MISFET20的截面图。Ga2O3系MISFET20包含在高电阻β -Ga2O3基板2上形成的η型β -Ga2O3单晶膜3、在η型β -Ga2O3单晶膜3上形成的源电极22和漏电极23、在源电极22与漏电极23之间的η型β -Ga2O3单晶膜3上介由栅极绝缘膜26形成的栅电极21以及分别在η型β -Ga2O3单晶膜3中的源电极22和漏电极23的下方形成的源极区域24和漏极区域25。
[0033]高电阻β -Ga2O3 基板 2 是通过添加 Mg、H、L1、Na、K、Rb、CS、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、N1、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、Pb、N 或 P 等 ρ 型掺杂剂而高电阻化了 的
β -Ga2O3 基板。
[0034]就高电阻P-Ga2O3基板2的主面而言，对晶面指数没有特别限定，优选是从(100)面仅旋转50°?90°的角度的面。即，优选在高电阻P-Ga2O3基板2中，主面与(100)面所成的角θ (0< Θ <90° )为50°以上。作为从(100)面旋转50°?90°的面，例如存在(010)面、(001)面、(-201)面、(101)面以及(310)面。
[0035]高电阻β -Ga2O3基板2的主面是从(100)面仅旋转50°?90°的角度的面的情况下，在高电阻P-Ga2O3基板2上使P-Ga2O3系晶体外延生长时，能够有效抑制β-Ga2O3系晶体的原料从高电阻β -Ga2O3基板2再蒸发。具体而言，使β -Ga2O3系晶体在生长温度500°C生长时再蒸发的原料的比例为0%时，高电阻β -Ga2O3基板2的主面是从(100)面旋转50。?90°的面的情况下，能够将再蒸发的原料的比例抑制到40%以下。因此，能够将供给的原料的60%以上用于β -Ga2O3系晶体的形成，从β -Ga2O3系晶体的生长速度、制造成本的观点考虑而优选。
[0036]β -Ga2O3晶体具有单斜晶系的晶体结构，其典型的晶格常数为a = 12.23人、b = 3.04A>C = 5.80 A > α = gamma=90°、β = 103.7°。在 β-Ga2O3 晶体中，以 c 轴为轴使(100)面旋转52.5°时与(310)面一致，旋转90°时与(010)面一致。另外，以b轴为轴使(100)面旋转53.8°时与(101)面一致，旋转76.3°时与(001)面一致，旋转53.8°时与(-201)面一致。
[0037]另外，高电阻P-Ga2O3基板2的主面也可以是从(010)面仅旋转37.5°以下的角度的面。此时，能够使高电阻β -Ga2O3基板2与i型β -Ga2O3单晶膜3的界面陡峭，并且能够高精度地控制i型β -Ga2O3单晶膜3的厚度。
[0038]η型β -Ga2O3单晶膜3是利用后述方法在高电阻β -Ga2O3基板2上形成的具有导电性的单晶膜。η 型 β -Ga2O3 单晶膜 3 含有 Sn、T1、Zr、Hf、V、Nb、Ta、Mo、W、Ru、Rh、Ir、C、S1、Ge、Pb、Mn、As、Sb、B1、F、Cl、Br、I等η型掺杂剂。另外，η型β -Ga2O3单晶膜3的厚度例如为10~1000nm左右。
[0039]应予说明，可以在高电阻β -Ga2O3基板2与η型β -Ga2O3单晶膜3之间形成非掺杂β -Ga2O3单晶膜等其它膜。此时，在高电阻β -Ga2O3基板2上通过同质外延生长来形成非掺杂β -Ga2O3单晶膜,在非掺杂β -Ga2O3单晶膜上通过同质外延生长来形成η型β -Ga2O3单晶膜3。
[0040]栅电极21、源电极 22 和漏电极 23 例如由 Au、Al、T1、Sn、Ge、In、N1、Co、Pt、W、Mo、Cr、Cu、Pb等金属、包含这些金属中的2种以上的合金或ITO等导电性化合物形成。另外，可以具有由不同的2种金属构成的2层结构，例如Al/T1、Au/N1、Au/Co。
[0041]栅极绝缘膜26 由 Si02、AlN、SiN、Al203、β- (AlxGa1^x)2O3 (O ^ x ^ I)等绝缘材料形成。其中，由于(AlxGa1J2O3能够在P-Ga2O3晶体上作为单晶膜生长，所以能够形成界面态少的良好的半导体绝缘膜界面，栅极特性比使用其它绝缘膜时良好。
[0042]源极区域24和漏极区域25是形成在η型β -Ga2O3单晶膜3中的η型掺杂剂的浓度高的区域，分别连接源电极22和漏电极23。应予说明，源极区域24和漏极区域25也可以不包含于Ga2O3系MISFET20。
[0043]Ga2O3系MISFET20是常通型的晶体管。源电极22与漏电极23介由η型β -Ga2O3单晶膜3电连接。因此，如果在不对栅电极21施加电压的状态下在源电极22与漏电极23之间施加电压，则电流从源电极22流向漏电极23。另一方面，如果对栅电极21施加电压，则在η型β -Ga2O3单晶膜3的栅电极21下方的区域形成反型层，即使在源电极22与漏电极23之间施加电压，电流也不从源电极22流向漏电极23。
[0044](Ga2O3 系 MISFET 的制造方法)
[0045]作为β-Ga2O3 系单晶膜的制造方法,有 PLD (Pulsed Laser Deposition)法、CVD(Chemical Vapor Deposition)法、灘射法、分子束外延(MBE ;Molecular Beam Epitaxy)法等，但在本实施方式中，采用使用了 MBE法的薄膜生长法。MBE法是在被称为束源炉的蒸发源中加热单体或化合物的固体，以通过加热而生成的蒸气作为分子束供给到基板表面的晶体生长方法。
[0046]图2是表示β -Ga2O3系单晶膜的形成中使用的MBE装置的一个例子的构成图。该MBE装置I具备:真空槽10，支撑在该真空槽10内以保持高电阻β -Ga2O3基板2的基板支架11，用于对保持于基板支架11的高电阻P-Ga2O3基板2进行加热的加热装置12，按构成薄膜的原子或分子设置的多个束源炉13 (13a、13b)，用于加热多个束源炉13的加热器14(14a、14b)，向真空槽10内供给氧系气体的气体供给管15以及用于排出真空槽10内的空气的真空泵16。基板支架11介由轴110可利用未图示的马达而旋转地构成。
[0047]第I束源炉13a中填充有Ga粉末等β -Ga2O3系单晶膜的Ga原料。该粉末的Ga的纯度优选为6Ν以上。第2束源炉13b中填充有作为供体而掺杂的η型掺杂剂的原料的粉末。在第I束源炉13a和第2束源炉13b的开口部设有快门。
[0048]在基板支架11安装预先制作的高电阻β -Ga2O3基板2，在该高电阻β -Ga2O3基板2上一边添加η型掺杂剂一边使β -Ga2O3晶体同质外延生长，由此形成η型β -Ga2O3单晶膜3。
[0049]该高电阻β -Ga2O3基板2例如按如下顺序制作。首先，利用EFG法制作掺杂了 Mg的半绝缘性P-Ga2O3单晶锭。应予说明，掺杂的元素不限于Mg。例如,置换Ga位点时,可以使用 H、L1、Na、K、Rb、CS、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、N1、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl或Pb。另外，置换氧位点时，可以使用N或P。掺杂Mg时，通过在原料粉末中混合MgO粉末来进行。为了使高电阻β -Ga2O3基板2具有良好的绝缘性，可以添加0.05mol%以上的MgO。另外，可以利用FZ法制作半绝缘性P-Ga2O3单晶锭。将制成的锭以所希望的晶面指数为主面的方式切片加工成例如Imm左右的厚度而进行基板化。然后，在磨削研磨工序中加工成300?600 μ m左右的厚度。
[0050]接下来，将按上述顺序制作的高电阻β -Ga2O3基板2安装于MBE装置I的基板支架11。接下来，使真空泵16运转，将真空槽10内的气压减压至10_1(lTorr左右。然后，利用加热装置12加热高电阻β -Ga2O3基板2。应予说明，高电阻β -Ga2O3基板2的加热通过加热装置12的石墨加热器等发热源的辐射热介由基板支架11热传导到高电阻β -Ga2O3基板2来进行。
[0051]高电阻β -Ga2O3基板2被加热到规定温度后，从气体供给管15向真空槽10内供给氧系气体。
[0052]将氧系气体供给到真空槽10内后，经过真空槽10内的气压稳定所需要的时间(例如5分钟)后，边使基板支架11旋转边分别利用第I加热器14a和第2加热器14b加热第I束源炉13a和第2束源炉13b，使Ga和η型掺杂剂蒸发，作为分子束照射到高电阻β -Ga2O3基板2的表面。
[0053]例如，第I束源炉13a被加热到900 °C，Ga蒸气的束等效压力(BEP ；BeamEquivalent Pressure)为 IXlO-4Pa0
[0054]这样，在高电阻β -Ga2O3基板2的主面上一边添加Sn等η型掺杂剂一边将β -Ga2O3晶体同质外延生长，形成η型β -Ga2O3单晶膜3。β -Ga2O3晶体的生长温度例如为700°C。应予说明，作为Sn以外的η型掺杂剂，置换Ga位点时，可以使用T1、Zr、Hf、V、Nb、Ta、Mo、W、Ru、Rh、Ir、C、S1、Ge、Pb、Mn、As、Sb、Bi 等，置换氧位点时，可以使用 F、Cl、Br、I
坐寸ο
[0055]应予说明，η型 β-Ga2O3 单晶膜 3 可以利用 PLD (Pulsed Laser Deposition)法、CVD (Chemical Vapor Deposition)法等形成。
[0056]图3A和图3B是本实施方式涉及的n型β-Ga2O3单晶膜3的截面图。η型β-Ga2O3单晶膜3在高电阻β -Ga2O3基板2的主面2a上利用上述MBE法形成。
[0057]图3A表示使β -Ga2O3晶体同质外延生长期间，通过连续添加η型掺杂剂而形成的η型β -Ga2O3单晶膜3。
[0058]η型^-Ga2O3单晶膜3的供体浓度例如为IXlO15~I X 1019/cm3，特别优选为I X IO17~I X IO1Vcm30该供体浓度可以通过成膜时的第2束源炉13b的温度进行控制。
[0059]图3B表示使β -Ga2O3晶体同质外延生长期间,通过以一定周期间歇地添加η型掺杂剂而形成的η型β -Ga2O3单晶膜3。此时，使用Sn作为η型掺杂剂。
[0060]具体而言,通过操作第2束源炉13b的快门，从而从第2束源炉13b间歇地产生Sn蒸气，间歇地向P-Ga2O3晶体添加Sn。Sn的添加优选间歇实施2次以上。此时，即使不实施退火处理，也能够对η型β -Ga2O3单晶膜3赋予与Sn添加量相应的导电性。
[0061]由于图3Β的η型β-Ga2O3单晶膜3是在成膜时间歇地添加Sn，所以具有在不添加Sn的时间生长的第I层4 (4a、4b、4c)和在添加Sn的时间生长的第2层5 (5a、5b、5c)。
[0062]第2层5的Sn浓度可以通过成膜时的第2束源炉13b的温度进行控制。第I层4理想的是不含有Sn而仅含有从第2层5扩散的微量的Sn。因此，第I层4的Sn浓度比第2层5的Sn浓度低。η型β -Ga2O3单晶膜3中的平均Sn浓度例如为I X IO14~3 X IO18/cm3,特别优选为 I X IO17 ~I X IO1Vcm3。
[0063]例如，第I层4a 、4b、4c的厚度为3~20nm,第2层5a、5b、5c的厚度为0.2~lnm。第I层4a、4b、4c的厚度大于20nm时,第2层5a、5b、5c的间隔过大而η型的效果可能不明显。另一方面，第2层5a、5b、5c的厚度大于Inm时,有时Sn从第2层5a、5b、5c向第I层4a、4b、4c的扩散量过多而间歇的η型的效果可能不明显。
[0064]应予说明,η型β -Ga2O3单晶膜3的最下层(与高电阻β -Ga2O3基板2的主面2a接触的层)可以是第I层4，也可以是第2层5。另外，第I层4和第2层5的层数不受限定。
[0065]形成η型β -Ga2O3单晶膜3后,通过向η型β -Ga2O3单晶膜3离子注入Sn等η型掺杂剂，从而形成源极区域24和漏极区域25。应予说明，注入的离子不限于Sn，例如，置换Ga 位点时，可以使用 T1、ZR、Hf、V、Nb、Ta、Mo、W、Ru、Rh、Ir、C、S1、Ge、Pb、Mn、As、Sb 或 Bi。另外，置换氧位点时，可以使用FXl.Br或I。注入浓度例如为I X IO1Vcm3~5X IO1Vcm30注入深度为30nm以上。注入后，将注入区域的表面用氢氟酸蚀刻IOnm左右。也可以使用硫酸、硝酸、盐酸等进行。然后，在氮环境下实施800°C以上30min以上的退火处理，使注入损伤恢复。在氧环境下进行退火处理时，使处理温度为800°C~950°C，处理时间为30min以上即可。
[0066]应予说明，源极区域24和漏极区域25的形成方法不限于离子注入，也可以利用热扩散法。此时，通过在η型β -Ga2O3单晶膜3的想要形成源极区域24和漏极区域25的区域上接触Sn等金属，实施热处理，从而使Sn等掺杂剂在η型β -Ga2O3单晶膜3中扩散。另外，也可以不形成源极区域24和漏极区域25。
[0067]然后，形成栅极绝缘膜26、源电极22、漏电极23、栅电极21。
[0068]〔第2实施方式〕
[0069]在第2实施方式中，对作为Ga2O3系半导体元件的Ga2O3系MESFET (MetalSemiconductor Field Effect Transistor)进行叙述。
[0070](Ga2O3 系 MESFET 的构成)[0071]图4是第2实施方式涉及的Ga2O3系MESFET30的截面图。Ga2O3系MESFET30包含:在高电阻β -Ga2O3基板2上形成的η型β -Ga2O3单晶膜3，在η型β -Ga2O3单晶膜3上形成的源电极32和漏电极33，在源电极32与漏电极33之间的η型β -Ga2O3单晶膜3上形成的栅电极31以及分别在η型β -Ga2O3单晶膜3中的源电极32和漏电极33的下方形成的源极区域34和漏极区域35。
[0072]高电阻β -Ga2O3基板2和η型β -Ga2O3单晶膜3的构成和制造方法与第I实施方式相同。
[0073]栅电极31、源电极32、漏电极33、源极区域34以及漏极区域35利用与第I实施方式的栅电极21、源电极22、漏电极23、源极区域24以及漏极区域25相同的方法形成。应予说明，源极区域34和漏极区域35可以不包含于Ga2O3系MESFET30。
[0074]源电极32和漏电极33介由η型β -Ga2O3单晶膜3电连接。另外，栅电极31与η型i3-Ga203单晶膜3的界面形成肖特基接合，在η型P-Ga2O3单晶膜3中的栅电极31下形成有空乏层。利用该空乏区域的厚度，从而Ga2O3系MESFET30作为常断型的晶体管或常通型的晶体管发挥功能。
[0075]〔第3实施方式〕
[0076]图5是第3实施方式涉及的Ga2O3系MISFET40的截面图。Ga2O3系MISFET40包含:在高电阻β -Ga2O3基板2上形成的η型β -Ga2O3单晶膜3，在η型β -Ga2O3单晶膜3上形成的源电极42和漏电极43，在源电极42与漏电极43之间的η型β -Ga2O3单晶膜3上介由栅极绝缘膜46形成的栅电极41，分别在η型β -Ga2O3单晶膜3中的源电极42和漏电极43的下方形成的源极区域44和漏极区域45，以及包围源极区域44的主体区域47。
[0077]高电阻β -Ga2O3基板2和η型β -Ga2O3单晶膜3的构成和制造方法与第I实施方式相同。
[0078]栅电极41、源电极42、漏电极43、源极区域44、漏极区域45以及栅极绝缘膜46可以利用与第I实施方式的栅电极21、源电极22、漏电极23、源极区域24、漏极区域25以及栅极绝缘膜26相同的方法形成。应予说明，源极区域44和漏极区域45可以不包含于Ga2O3系 MISFET40。
[0079]主体区域47 含有 Mg、H、L1、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、N1、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、Pb、N、P等ρ型掺杂剂。主体区域47是ρ型的区域、或通过电荷补偿具有i型那样的性质的高电阻区域。
[0080]主体区域47是通过在η型β -Ga2O3单晶膜3中离子注入Mg等ρ型掺杂剂而形成的。应予说明，注入的离子不限于Mg，例如，置换Ga位点时，可以使用H、L1、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、N1、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl 或 Pb。另外，置换氧位点时，可以使用N或P。注入ρ型掺杂剂后进行退火处理，使注入所致的损伤恢复。
[0081]应予说明，主体区域47的形成方法不限于离子注入，可以利用热扩散法。此时，通过在η型β -Ga2O3单晶膜3的想要形成主体区域47的区域上接触Mg膜等金属膜，实施热处理，从而使Mg等掺杂剂扩散至η型β -Ga2O3单晶膜3中。
[0082]Ga2O3系MISFET40作为常断型的晶体管发挥功能。在不对栅电极41施加电压的状态下，由于P型的主体区域47，所以电流不从η型的源电极42流向η型的漏电极43。如果对栅电极41施加阈值以上的电压，则在主体区域47的栅电极41下的区域形成通道，电流从源电极42流向漏电极43。
[0083]〔第4实施方式〕
[0084]图6是第4实施方式涉及的Ga2O3系MISFET50的截面图。Ga2O3系MISFET50包含:在高电阻β -Ga2O3基板2上形成的无掺杂β -Ga2O3单晶膜6，在无掺杂β -Ga2O3单晶膜6上形成的源电极52和漏电极53，在源电极52与漏电极53之间的无掺杂β -Ga2O3单晶膜6上介由栅极绝缘膜56形成的栅电极51，以及分别在无掺杂β -Ga2O3单晶膜6中的源电极52和漏电极53的下方形成的源极区域54和漏极区域55。
[0085]高电阻β -Ga2O3基板2的构成和制造方法与第I实施方式相同。
[0086]栅电极51、源电极52、漏电极53、源极区域54、漏极区域55以及栅极绝缘膜56利用与第I实施方式的栅电极21、源电极22、漏电极23、源极区域24、漏极区域25以及栅极绝缘膜26相同的方法形成。应予说明，源极区域54和漏极区域55可以不包含于Ga2O3系MISFET50。
[0087]无掺杂β -Ga2O3单晶膜6是不含有掺杂剂的高电阻的β -Ga2O3单晶膜。也有时因晶体缺陷等而具有弱导电性，但由于电阻足够高，所以在不对栅电极51施加电压的情况下电流不从源电极52流向漏电极53。无掺杂β -Ga2O3单晶膜6的形成方法例如是从第I实施方式的η型β -Ga2O3单晶膜3的形成方法中省略了注入η型掺杂剂的工序的方法。
[0088]Ga2O3系MISFET50作为常断型的晶体管发挥功能。如果对栅电极51施加阈值以上的电压，则在无掺杂β -Ga2O3单晶膜6的栅电极51下的区域形成通道，电流从源电极52流向漏电极53。
[0089]〔第5实施方式〕
[0090]图1是第5实施方式涉及的Ga2O3系MISFET60的截面图。Ga2O3系MISFET60包含:在高电阻β -Ga2O3基板2上形成的ρ型β -Ga2O3单晶膜7，在ρ型β -Ga2O3单晶膜7上形成的源电极62和漏电极63，在源电极62与漏电极63之间的ρ型β -Ga2O3单晶膜7上介由栅极绝缘膜66形成的栅电极61，以及分别在ρ型β -Ga2O3单晶膜7中的源电极62和漏电极63的下方形成的源极区域64和漏极区域65。
[0091]高电阻β -Ga2O3基板2的构成和制造方法与第I实施方式相同。
[0092]栅电极61、源电极62、漏电极63、源极区域64、漏极区域65以及栅极绝缘膜66利用与第I实施方式的栅电极21、源电极22、漏电极23、源极区域24、漏极区域25以及栅极绝缘膜26相同的方法形成。
[0093]ρ 型 β -Ga2O3 单晶膜 7 是含有 Mg、H、L1、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、N1、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、Pb、N、P 等 ρ 型掺杂剂的 β -Ga2O3 单晶膜。ρ 型β -Ga2O3单晶膜7的形成方法例如是将第I实施方式的η型β -Ga2O3单晶膜3的形成方法中的注入η型掺杂剂的工序替换成注入ρ型掺杂剂的工序的方法。
[0094]Ga2O3系MISFET60作为常断型的晶体管发挥功能。如果对栅电极61施加阈值以上的电压，则在P型β -Ga2O3单晶膜7的栅电极61下的区域形成通道，电流从源电极62流向漏电极63。
[0095](实施方式的效果)
[0096]根据本实施方式，可以利用同质外延生长法形成高品质的β -Ga2O3单晶膜，利用该β -Ga2O3单晶膜可形成高品质的Ga2O3系MISFET或Ga2O3系MESFET。另外，由于这些Ga2O3系MISFET和Ga2O3系MESFET使用高品质的β -Ga2O3单晶膜作为通道层，所以具有优异的工作性能。
[0097]应予说明，本发明不限于上述实施方式，可以在不脱离发明的主旨的范围内实施各种变形。另外，可以在不脱离发明的主旨的范围内任意组合上述实施方式的构成要素。
[0098]实施例
[0099]制造第2实施方式的MESFET30，对晶体管特性进行评价。
[0100](Ga2O3 系 MESFET 的制造)
[0101]首先，在Ga2O3粉末中混合0.25mol%的MgO，用FZ法培养PGa2O3系单晶。接下来，以(010)面为主面从培养的P-Ga2O3系单晶中切出高电阻P-Ga2O3基板2，以成为350 μ m左右的厚度的方式进行磨削研磨。
[0102]接下来，对高电阻β -Ga2O3基板2实施有机清洗、酸清洗以及纯水清洗后，输送到MBE装置。接下来，利用MBE法在高电阻P-Ga2O3基板2上使η型β-Ga2O3单晶生长，形成η型β -Ga2O3单晶膜3。在此，使高电阻β -Ga2O3基板2的温度为700°C，使填充有Ga粉末的第I束源炉13a的温度为900°C，使填充有SnO2粉末的第2束源炉13b的温度为770V，使η型β -Ga2O3单晶生长30分钟,形成厚度0.3 μ m的η型β -Ga2O3单晶膜3。η型β -Ga2O3单晶膜3中的Sn浓度为8X IO1Vcm3左右。
[0103]然后，在η型P-Ga2O3单晶膜3上形成由Ti构成的源电极32和漏电极33以及由Pt构成的栅电极31。不形成源极区域34和漏极区域35。
[0104](Ga2O3 系 MESFET 的评价)
[0105]图8是表示漏极-源极间电压与漏极-源极间电流的关系的图。图8的横轴表示源电极32与漏电极33之间的电压Vds，纵轴表示源电极32与漏电极33之间的电流Ids。图中的多条曲线分别表示将栅电极31与源电极32之间的电压Ves从+ 2V到-24V以-2V的跨度进行变化而测定得到的值。
[0106]如图8所示，确认Ids随着Ves的减少而减少，MESFET30正常工作。
[0107]图9是表示栅极-源极间电压与漏极-源极间电流的关系的图。图9的横轴表示栅电极31与源电极32之间的电压Ves，左侧的纵轴表示漏电极33与源电极32之间的电流IDS，右侧的纵轴表示跨导gm。图中的左侧的曲线表示Ids，右侧的曲线表示gm。应予说明，源电极32与漏电极33之间的电压Vds固定为40V。
[0108]如图9所示，确认通断比(Ves = OV时的Isd与Vgs = -20V时的Isd的比)足够大，为4位数，MESFET30的晶体管特性良好。
[0109]图10是表示栅极-漏极间电压与栅极-漏极间电流的关系的图。图10的横轴表示栅电极31与漏电极33之间的电压VeD，纵轴表示栅电极31与漏电极33之间的栅极漏电幺丨1 Iqd。
[0110]如图10所示，确认在VeD为-20V以下的区域栅极漏电流IeD为μ A级，MESFET30的栅极特性良好。
[0111]以上，说明了本发明的实施方式和实施例，但上述中记载的实施方式和实施例不限定专利申请要求保护的范围涉及的发明。另外，应该注意实施方式和实施例中说明的特征的所有组合未必是用于解决发明课题的手段所必需的。
[0112]产业上的可利用性[0113]本发明提供闻品质的Ga2O3系半导体兀件。
[0114]符号说明
[0115]Ρ..ΜΒΕ装置，2…高电阻β-Ga2O3基板，3…η型β-Ga2O3单晶膜，6…无掺杂β -Ga2O3 单晶膜，7…ρ 型 β -Ga2O3 单晶膜，20、40、50、60…Ga2O3 系 MISFET，21、31、41、51、61 …栅电极，22、32、42、52、62…源电极，23、33、43、53、63…漏电极，24、34、44、54、64…源极区域，25、35、45、55、65…漏极区域， 26、46、56、66…栅极绝缘膜，30...Ga2O3 系 MESFET
【权利要求】
1.一种Ga2O3系半导体兀件,包括: 在β-Ga2O3基板上直接或介由其它层形成的P-Ga2O3单晶膜， 在所述β -Ga2O3单晶膜上形成的源电极和漏电极，以及 在所述源电极与所述漏电极之间的所述β -Ga2O3单晶膜上形成的栅电极。
2.根据权利要求1所述的Ga2O3系半导体元件，是所述栅电极介由栅极绝缘膜形成在所述β -Ga2O3单晶膜上的Ga2O3系MISFET。
3.根据权利要求1或2所述的Ga2O3系半导体元件，其中，包含分别形成在所述P-Ga2O3单晶膜中的所述源电极和所述漏电极的下方的源极区域和漏极区域。
4.根据权利要求3所述的Ga2O3系半导体元件，其中，所述P-Ga2O3单晶膜、所述源极区域和所述漏极区域为η型， 包含所述β -Ga2O3单晶膜中的包围所述源极区域的P型或高电阻的主体区域。
5.根据权利要求1所述的Ga2O3系半导体元件，是所述栅电极直接形成在所述P-Ga2O3单晶膜上的Ga2O3系MESFET。
6.根据权利要求5所述的Ga2O3系半导体元件，其中，所述β-Ga2O3单晶膜为η型， 包含分别形成在所述β -Ga2O3单晶膜中的所述源电极和所述漏电极的下方的η型源极区域和η型漏极区域。
【文档编号】H01L29/812GK103782392SQ201280043332
【公开日】2014年5月7日 申请日期:2012年9月7日 优先权日:2011年9月8日
【发明者】佐佐木公平, 东胁正高 申请人:株式会社田村制作所, 独立行政法人情报通信研究机构