半导体发光元件、发光装置制造方法
【专利摘要】本发明的课题是在使用III族氮化物半导体输出呈绿色的波长的光的半导体发光元件中使发光输出功率提高。一种半导体发光元件（1），具有：含有n型杂质（Si）的n型覆盖层（142）；层叠在n型覆盖层（142）上的发光层（150）；和含有p型杂质且层叠在发光层（150）上的p型覆盖层（161）。发光层（150）具有多量子阱结构，所述多量子阱结构具备第1势垒层（1511）～第5势垒层（1515）和第1阱层（1521）～第4阱层（1524），且由两个势垒层夹持一个阱层。在发光层（150）中设为下述构成：以输出绿色光的组成设定第1阱层（1521）～第4阱层（1524），在第1势垒层（1511）中掺杂n型杂质，在第2势垒层（1512）～第5势垒层（1515）中不掺杂n型杂质。
【专利说明】半导体发光元件、发光装置
【技术领域】
[0001]本发明涉及使用III族氮化物半导体的半导体发光元件、具有半导体发光元件的发光装置。
【背景技术】
[0002]使用III族氮化物半导体的半导体发光元件，一般是在含有用于生成作为载流子的电子的η型杂质的η型的III族氮化物半导体层和含有用于生成作为载流子的空穴的P型杂质的P型的III族氮化物半导体层之间配置含有III族氮化物半导体的发光层而形成的。而且，已知在这种半导体发光元件中，由将多个阱层和多个势垒层交替地层叠而成的多量子阱结构构成发光层(参照专利文献I)。另外，专利文献I中还记载了:通过对构成多个阱层的III族氮化物半导体的组成进行调整，从发光层输出呈绿色的波长的光。
[0003]在先技术文献
[0004]专利文献1:日本特开2009-283620号公报
【发明内容】
[0005]但是，在使用了 III族氮化物半导体的半导体发光元件中，在采用输出呈绿色的波长的光的构成的情况下，与采用输出蓝色光和/或紫外光的构成的情况相比，在发光层内会产生较大的应变从而内部量子效率降低，发光输出功率容易降低。
[0006]本发明的目的在于，在使用III族氮化物半导体输出呈绿色的波长的光的半导体发光元件中使发光输出功率提高。
[0007]本发明的半导体发光元件，其特征在于，包括:由掺杂有η型杂质的III族氮化物半导体构成的η型半导体层；层叠在所述η型半导体层上，由III族氮化物半导体构成，并且通过通电而发出500nm以上570nm以下的波长的光的发光层；和层叠在所述发光层上，由掺杂有P型杂质的III族氮化物半导体构成的P型半导体层，所述发光层具有:由III族氮化物半导体构成的4层以上的阱层、和5层以上的势垒层，所述势垒层由带隙比所述阱层大的III族氮化物半导体构成，从两侧夹持4层以上的该阱层的每一层，并且，在与所述η型半导体层的边界部与该η型半导体层连接、且在与所述P型半导体层的边界部与该P型半导体层连接，在5层以上的所述势垒层之中的、设在与所述η型半导体层的边界部的I层η侧势垒层中掺杂有所述η型杂质，在5层以上的所述势垒层之中的、将所述η侧势垒层除外的4层以上的势垒层中没有掺杂所述η型杂质。
[0008]在这样的半导体发光元件中，能够使其特征在于，5层以上的所述势垒层之中的、将设在与所述P型半导体层的边界部的I层P侧势垒层除外的4层以上的势垒层分别具有第I厚度，5层以上的所述势垒层之中的所述P侧势垒层具有比所述第I厚度薄的第2厚度。
[0009]另外，能够使其特征在于，所述P型半导体层具有:层叠在所述发光层上的P型覆盖层；和层叠在该P型覆盖层上的P型接触层，所述P型覆盖层的厚度比4层以上的所述阱层的每一层的厚度厚，且为所述P侧势垒层的所述第2厚度以下。
[0010]进而，能够使其特征在于，4层以上的所述阱层之中，最接近于所述η型半导体层的第I阱层和仅次于该第I阱层地接近于该η型半导体层的第2阱层，分别厚度不均匀地构成，4层以上的所述阱层之中，将所述第I阱层和所述第2阱层除外的2层以上的阱层，分别厚度均匀地构成。
[0011]进而，能够使其特征在于，所述η型半导体层具有超晶格结构，所述超晶格结构是交替地层叠由III族氮化物半导体构成的第I层和由组成与该第I层不同的III族氮化物半导体构成的第2层而成的。
[0012]进而，能够使其特征在于，5层以上的所述势垒层分别由GaN构成，并且，4层以上的所述阱层分别由GaInN构成，4层以上的所述阱层分别被设定为共同的厚度且具有共同的组成。
[0013]另外，从另外的观点考虑，本发明的发光装置，其特征在于，具有:形成有第I配线和第2配线的基部；和安装于该基部且与该第I配线和该第2配线电连接，通过介由该第I配线和该第2配线的通电而发光的半导体发光元件，所述半导体发光元件包括:由掺杂有η型杂质的III族氮化物半导体构成的η型半导体层；发光层，其层叠在所述η型半导体层上，由III族氮化物半导体构成并且通过通电而发出500nm以上570nm以下的波长的光；层叠在所述发光层上，由掺杂有P型杂质的III族氮化物半导体构成的P型半导体层；用于将所述P型半导体层和所述第I配线电连接的P侧电极；和用于将所述η型半导体层和所述第2配线电连接的η侧电极，所述发光层具有:由III族氮化物半导体构成的4层以上的阱层、和5层以上的势垒层，所述势垒层由带隙比所述阱层大的III族氮化物半导体构成，从两侧夹持4层以上的该阱层的每一层，并且，在与所述η型半导体层的边界部与该η型半导体层连接、且在与所述P型半导体层的边界部与该P型半导体层连接，在5层以上的所述势垒层之中的、设在与所述η型半导体层的边界部的I层η侧势垒层中掺杂有所述η型杂质，在5层以上的所述势垒层之中的、将所述η侧势垒层除外的4层以上的势垒层中没有掺杂所述η型杂质。
[0014]根据本发明，能够在使用III族氮化物半导体输出呈绿色的波长的光的半导体发光元件中使发光输出功率提高。
【专利附图】
【附图说明】
[0015]图1是应用本实施方式的半导体发光元件的纵剖视图。
[0016]图2是用于说明构成图1所示的半导体发光元件的各部分的材料等的图。
[0017]图3是表示搭载了半导体发光元件的发光装置的构成的一例的图。
[0018]图4是用于说明实施例1?5的半导体发光元件中的发光层周边的结构的图。
[0019]图5是用于说明实施例6?8和比较例I?3的半导体发光元件中的发光层周边的结构的图。
[0020]图6是表不基于实施例1?8和比较例I?3的半导体发光兀件的发光输出功率的关系的曲线图。
[0021]附图标记说明
[0022]I...半导体发光元件，110...基板，120...中间层，130...基底层，140...η型半导体层，141…η型接触层，142...η型覆盖层，1421…η型第I覆盖层，1422…η型第2覆盖层，150...发光层，151…势垒层，1511…第I势垒层，1512…第2势垒层，1513…第3势垒层，1514…第4势垒层，1515...第5势垒层，152...讲层，1521...第I阱层，1522...第2阱层，1523...第3阱层，1524…第4阱层，160-ρ型半导体层，161...ρ型覆盖层，162...ρ型接触层，1621…ρ型第I接触层，1622...ρ型第2接触层，170...ρ侧电极，180...η侧电极。
【具体实施方式】
[0023]以下，参照附图详细说明本发明的实施方式。此外，在以下的说明中所参照的附图中的各部分的大小和厚度等，存在与实际的半导体发光元件等的尺寸不同的情况。
[0024]图1表示应用本实施方式的半导体发光元件(发光二极管)I的纵剖视图。
[0025](半导体发光元件)
[0026]该半导体发光元件I具有:基板110、在基板110上层叠的中间层120、和在中间层120上层叠的基底层130。另外，半导体发光元件I还具有:在基底层130上层叠的η型半导体层140、在η型半导体层140上层叠的发光层150、和在发光层150上层叠的ρ型半导体层160。这里，η型半导体层140具有:在基底层130上层叠的η型接触层141、和在η型接触层141上层叠且成为发光层150的层叠对象的η型覆盖层142。另一方面，ρ型半导体层160具有:在发光层150上层叠的ρ型覆盖层161、和在ρ型覆盖层161上层叠的ρ型接触层162。此外，在以下的说明中，根据需要，有时将这些中间层120、基底层130、η型半导体层140、发光层150以及ρ型半导体层160统称为叠层半导体层100。
[0027]进而，半导体发光元件I具有:在P型半导体层160 (更具体地为ρ型接触层162)的一部分上层叠的P侧电极170 ;和在通过将叠层半导体层100中的P型半导体层160、发光层150和η型半导体层140的一部分切缺而露出的、η型半导体层140的半导体露出面的一部分上层叠的η侧电极180。再者，在被形成η侧电极180的半导体露出面上，η型半导体层140中的η型接触层141露出。另外，在ρ型半导体层160和ρ侧电极170之间，根据需要有时形成透明导电层，所述透明导电层具有相对于从发光层150射出的光的透过性以及导电性。
[0028]在该半导体发光元件I中，使P侧电极170为正极且使η侧电极180为负极，流通从P侧电极170朝向η侧电极180的电流，由此使发光层150发光。此外，本实施方式的半导体发光兀件I，是将从发光层150输出的光从形成有ρ侧电极170以及η侧电极180的一侧取出的、面朝上(face up)型的发光二极管。
[0029]下面，更详细地说明半导体发光元件I的各构成要素。
[0030]这里，图2是用于对构成图1所示的半导体发光元件I的各部分的材料等进行说明的图。以下，在图1基础上也参照图2对半导体发光元件I的构成进行说明。
[0031]此外，在以下的说明中，关于作为III族氮化物半导体的一例的AlGaN、GaN、GalnN，有时以省略各元素的组成比的形式记述。
[0032]〈基板〉`
[0033]作为基板110，没有特别限定，能够选择使用各种基板。例如，能够使用由蓝宝石、SiC、娃、GaN等构成的基板110。
[0034]在本例中，作为基板110使用以C面为主面的蓝宝石。在本例中，基板110的厚度为900 μ m。在作为基板110使用蓝宝石的情况下，优选在蓝宝石的C面上形成中间层120(缓冲层)。
[0035]进而，作为在本发明中使用的基板110，也能够优选地应用例如日本特开2009-123717号公报所记载的加工基板(形成为由蓝宝石单晶的C面构成的平面和与该平面不平行的多个凸部构成的表面的基板等)。在使用这样的加工基板作为基板110的情况下，在制造时(层叠时)，发光层150中的结晶的应变通过设在基板110的表面的凹凸形状而得到缓和，所以，通过向凹凸面的结晶成长，由于缺陷减少效果和由基板/外延层的凹凸界面处的光反射所产生的光取出效率提高的协同效果，能够使半导体发光元件I的发光输出功率提高。尤其是在应变较大的输出绿色光的发光层150的形成上为优选。
[0036]这里，加工基板的形状，例如使凸部为圆锥形状的情况下，优选的范围是:凸部的高度为0.3 μ m~1.5 μ m,而且，凸部的底面的直径为0.5 μ m~2.0 μ m。关于凸部的形状，并不限于圆锥形状，也可以为其他的形状。
[0037]<叠层半导体层>
[0038]叠层半导体层100是由例如III族氮化物半导体构成的层，如图1所示，是在基板110上将中间层120、基底层130、η型半导体层140、发光层150以及ρ型半导体层160的各层按该顺序层叠而构成的。这里，η型半导体层140是将电子作为载流子的层，ρ型半导体层160是将空穴作为载流子的层。
[0039]以下，依次说明构成叠层半导体层100的各层。
[0040][中间层]
[0041]中间层120，缓和基板110和基底层130的晶格常数的差异，尤其是在用以C面为主面的蓝宝石构成基板110的情况下，具有使在基板110的(0001)面(C面)上形成C轴取向的单晶层容易的作用。因此，当在中间层120上层叠了单晶的基底层130时，能够层叠结晶性更好的基底层130。此外，本发明中，优选进行中间层120的形成，但也可以不一定进行。
[0042]中间层120优选由多晶的AlxGa1J (O ^ x ^ I)构成，更优选为单晶的AlxGa1J(0<χ< I)层。特别是Α1Ν，由于容易得到品质良好的基底层所以优选。
[0043]中间层120能够设为例如厚度IOnm~500nm的中间层。若中间层120的厚度不足10nm，则存在无法充分得到通过中间层120来缓和基板110和基底层130的晶格常数的差异的效果的情况。另外，若中间层120的厚度超过500nm，则尽管作为中间层120的功能没有变化，但是中间层120的成膜处理时间变长，有可能生产效率降低。本实施方式中，用AlN构成中间层120，并且将中间层120的厚度设为30nm。另外，在本例中，在中间层120中没有添加η型杂质和ρ型杂质。
[0044]此外，中间层120，若采用MOCVD法形成则能够得到结晶性良好的中间层，但即使采用溅射法，通过使条件最佳化，也能够形成具有比MOCVD法更优异的结晶性的半导体层。
[0045][基底层]
[0046]作为基底层130，能够使用AlxGayInzN (O≤χ≤1，O≤y≤1，O≤ζ≤1，x+y+z=1)，但若使用AlxGai_xN(0 ^ X < I )，则能够形成结晶性良好的基底层130，因此优选。本实施方式中，作为基底层130使用了 GaN。
[0047]基底层130的厚度优选为IOOnm以上，更优选为500nm以上，最优选为1000nm(Iym)以上。若为该厚度以上，则容易得到结晶性良好的基底层130。在本例中，由于作为基板110使用了上述的加工基板，所以，需要使基底层130比凹凸的高度厚而使表面平坦化，所以，将基底层130的厚度设为6 μ m。
[0048]为了使基底层130的结晶性良好，优选在基底层130中不掺杂杂质。但是，为了使半导体发光元件I的正向电压VF降低，在需要η型的导电性的情况下，可以添加施主杂质(η型杂质)。本实施方式中，在基底层130中不掺杂杂质。
[0049][η型半导体层]
[0050]以电子为载流子的η型半导体层140，如上所述，具有:在基底层130上层叠的η型接触层141 ;和在η型接触层141上层叠且成为发光层150的层叠对象的η型覆盖层142。此外，也可以将前述的基底层130包含在η型半导体层140中。
[0051]其中，η型接触层141为用于设置η侧电极180的层。本实施方式中，作为η型接触层141使用了 GaN。
[0052]另外，优选在η型接触层141中掺杂有η型杂质，若以I X IO17?I X 102°/cm3、优选以I X IO18?I X IO1Vcm3的浓度含有η型杂质，则从能够维持与η侧电极180的良好的欧姆接触的方面看是优选的。作为η型杂质，没有特别限定，例如能够列举S1、Ge和Sn等，优选列举Si。本实施方式中，作为在η型接触层141中掺杂的掺杂材料使用Si，其掺杂浓度设为 3.5 X IO1Vcm3。
[0053]η型接触层141的总体的膜厚优选为500nm?7000nm(7 μ m)。若η型接触层141的膜厚在上述范围，则III族氮化物半导体的结晶性被良好地维持，能够得到适当的正向电压。本实施方式中，将η型接触层141的厚度设为5 μ m。
[0054]η型覆盖层142是进行向发光层150的载流子(这里为电子)注入和载流子封入的层，本实施方式中，被构成为在形成应变较大的输出绿色光的发光层150时优选的、包含超晶格结构的层。尤其是GalnN/GaN结构，成为与发光层类似的结构，在缓和应变方面是优选的。
[0055]更具体地说明，η型覆盖层142具有交替层叠有η型第I覆盖层1421和η型第2覆盖层1422的结构，所述η型第I覆盖层1421由III族氮化物半导体构成，且具有IOnm以下的膜厚；所述η型第2覆盖层1422由组成与该η型第I覆盖层1421不同的III族氮化物半导体构成，且具有IOnm以下的膜厚。而且，η型覆盖层142具有由两个η型第I覆盖层1421夹持一个η型第2覆盖层1422的结构，与η型接触层141接触的一侧和与发光层150接触的一侧分别为η型第I覆盖层1421。此外，在本例中，η型第I覆盖层1421的厚度和η型第2覆盖层1422的厚度分别被设定为2.0nm。
[0056]这里，本实施方式的η型覆盖层142，由包括31个η型第I覆盖层1421和30个η型第2覆盖层1422的61层(30对，参照图2中的“注”)构成。但是，这不过是例示，η型覆盖层142优选设为例如包括11个以上的η型第I覆盖层1421和10个以上的η型第2覆盖层1422的构成。η型覆盖层142的总体的膜厚没有特别限定，但优选为5nm?500nm，更优选为5nm?200nm。
[0057]另外，本实施方式中，由GaInN构成η型第I覆盖层1421，且由GaN构成η型第2覆盖层1422。这里，在形成包含GaInN的η型覆盖层142的情况下，优选使构成η型第I覆盖层1421的GaInN比发光层150的GaInN的带隙大。而且，构成η型第I覆盖层1421的GaInN中的In组成，优选为0.5原子％?3.0原子％的范围。
[0058]另外，优选在构成η型覆盖层142的η型第I覆盖层1421和η型第2覆盖层1422中分别掺杂有η型杂质，η型杂质的浓度优选为1.5 X IO17?1.5 X 102°/cm3，更优选为1.5X1018?1.5X1019/cm3。若η型杂质的浓度为该范围，则在维持良好的结晶性和降低半导体发光元件I的工作电压方面优选。作为η型覆盖层142的η型杂质，能够与上述的η型接触层141同样地使用S1、Ge和Sn等，能够优选使用Si和Ge。本实施方式中，作为构成η型覆盖层142的η型第I覆盖层1421和η型第2覆盖层1422中所掺杂的掺杂材料，使用Si，其掺杂浓度设为3.5X IO1Vcm3。
[0059][发光层]
[0060]本实施方式的发光层150，具有交替地层叠了势垒层和阱层的、所谓多量子阱结构。更具体地说明，该发光层150具有:在η型覆盖层142 (η型第I覆盖层1421)上层叠的第I势垒层1511 ;在第I势垒层1511上层叠的第I阱层1521 ;在第I阱层1521上层叠的第2势垒层1512 ;在第2势垒层1512上层叠的第2阱层1522 ;在第2阱层1522上层叠的第3势垒层1513 ;在第3势垒层1513上层叠的第3阱层1523 ;在第3阱层1523上层叠的第4势垒层1514 ;在第4势垒层1514上层叠的第4阱层1524 ;和在第4阱层1524上层叠且成为P型覆盖层161的层叠对象的第5势垒层1515。
[0061]这样，本实施方式的发光层150，由包含5个势垒层(第I势垒层1511?第5势垒层1515)和4个讲层(第I讲层1521?第4讲层1524)的9层构成。另外，该发光层150成为由2个势垒层夹持I个阱层的结构。而且，发光层150之中，第I势垒层1511位于与η型半导体层140 (η型覆盖层142)接触的一侧，第5势垒层1515位于与ρ型半导体层160(P型覆盖层161)接触的一侧。因此，本实施方式中，第I势垒层1511作为η侧势垒层、并且第5势垒层1515作为ρ侧势垒层而分别发挥功能。
[0062]此外，在以下的说明中，将发光层150之中的第I势垒层1511、第2势垒层1512、第3势垒层1513、第4势垒层1514和第5势垒层1515统称为势垒层151。另一方面，在以下的说明中，将发光层150之中的第I阱层1521、第2阱层1522、第3阱层1523和第4阱层1524统称为阱层152。
[0063]首先，对构成势垒层151的各层的厚度和层间的厚度的关系进行说明。
[0064]在势垒层151中，将第I势垒层1511的厚度设为第I势垒厚度tll，将第2势垒层1512的厚度设为第2势垒厚度tl2，将第3势垒层1513的厚度设为第3势垒厚度tl3，将第4势垒层1514的厚度设为第4势垒厚度tl4，将第5势垒层1515的厚度设为第5势垒厚度tl5。在本例中,第I势鱼层1511?第5势鱼层1515之中的、最接近于η型半导体层140的第I势垒层1511和继第I势垒层1511之后的第2势垒层1512?第4势垒层1514，被设定为共同的厚度(以下称为第I厚度)(tll = tl2 = tl3 = tl4)。另一方面，第I势垒层1511?第5势鱼层1515之中的、最接近于ρ型半导体层160的第5势鱼层1515被设定为比第I厚度薄的厚度(以下称为第2厚度)。
[0065]作为输出绿色光的发光层150的势垒层151，优选将构成势垒层151的各层的厚度设为3?30nm。若为不足3nm的厚度，则各势垒层的上表面无法形成得充分平坦，引起发光效率的降低、老化特性的降低。另外，由于各势垒层的厚度不充分，因此发光的波长未达到充分的长度。另外，若各势垒层的厚度超过30nm，则引起驱动电压的上升和发光效率的降低，因此不优选。此外，在本例中，将第I厚度设定为10.5nm、并且将第2厚度设定为8.0nm。
[0066]接下来，对构成阱层152的各层的厚度和层间的厚度的关系进行说明。
[0067]在阱层152中，将第I阱层1521的厚度设为第I阱厚度t21，将第2阱层1522的厚度设为第2阱厚度t22，将第3阱层1523的厚度设为第3阱厚度t23，将第4阱层1524的厚度设为第4阱厚度t24。在本例中，第I阱层1521?第4阱层1524全部被设定为共同的厚度(以下称为基准阱厚度)(t21 = t22 = t23 = t24)。作为构成阱层152的各层的厚度，能够设定为能够得到量子效应的程度的厚度、例如I?10nm，更优选为2?6nm，这样在发光输出功率方面优选。此外，在本例中，基准阱厚度被设定为3.0nm。
[0068]这里，所谓“共同的厚度”是指容许因制造误差和测定误差等所导致的偏差的厚度，例如基准厚度±5%的范围。
[0069]在本例中，构成阱层152的第I阱层1521?第4阱层1524之中的、最接近于ρ型半导体层160的第4阱层1524和仅次于第4阱层1524地接近于ρ型半导体层160的第3阱层1523，具有厚度均匀的结构(平坦的结构)。与此相对，最接近于η型半导体层140的第I阱层1521和仅次于第I阱层1521地接近于η型半导体层140的第2阱层1522，具有厚度不均匀的结构(不平坦的结构)。
[0070]这里，所谓“厚度均匀”是指成为对象的层的厚度(膜厚)在平均膜厚±10%以内。另一方面，所谓“厚度不均匀”是指膜厚不在平均膜厚±10%以内。此外，“平均膜厚”，可对成为对象的层的最大膜厚和最小膜厚进行算术平均而得到。而且，上述的第I势垒厚度tll?第5势垒厚度tl5以及第I阱厚度t21?第4阱厚度t24，意指各自的层的平均膜厚。而且，构成阱层152的平坦的层和不平坦的层，能够通过例如日本专利第4641812号公报所记载的方法制造。
[0071]第I阱层1521?第4阱层1524的厚度是均匀还是不均匀的判定和测定，能够通过例如对包含势垒.层151和讲层152的发光层150的截面TEM (Transmission ElectronMicroscope)照片进行观察来实现。若采用例如以20万倍到200万倍拍摄的TEM照片来观察截面，则能够测定第I阱层1521?第4阱层1524的厚度的偏差。而且，第I阱层1521?第4阱层1524的各自的最大膜厚和最小膜厚，在截面TEM照片中，能够由以20 μ m以上的间隔对各层的至少两个部位进行观察的结果求出。
[0072]此外，在以下的说明中，将构成阱层152的第I阱层1521?第4阱层1524之中的、厚度被设定为不均匀(不平坦)的层(在本例中，第I阱层1521和第2阱层1522这两层)称为粗糙阱(Rough Well:RW，参照图2中的“注”)。
[0073]现在对构成势垒层151的各层的组成和层间的组成的关系进行说明。
[0074]在势垒层151中，第I势垒层1511?第5势垒层1515分别由GaN构成。但是，在最接近于η型半导体层140的第I势垒层1511中添加有η型杂质，而在将第I势垒层1511除外的第2势垒层1512?第5势垒层1515中没有添加η型杂质(和ρ型杂质)，这点是不同的。
[0075]这里，在第I势垒层1511中添加的η型杂质的浓度，优选为5.0XlO16?1.5 X 1019/cm3，更优选为8.0 X IO16?1.0 X IO1Vcm3。作为第I势垒层1511的η型杂质，能够与上述的η型接触层141、η型覆盖层142同样地使用S1、Ge和Sn等，能够优选使用Si和Ge。本实施方式中，作为在第I势垒层1511中掺杂的掺杂材料使用Si，其掺杂浓度设为1.5X1017/cm3。
[0076]此外，本实施方式中，构成势垒层151的第I势垒层1511?第5势垒层1515之中，第I势垒层1511中掺杂η型杂质(这里为Si )，其他的第2势垒层1512?第5势垒层1515中不掺杂η型杂质，但根据原料气体的纯度和制造条件等，也有时在第2势垒层1512?第5势垒层1515中也含有很少量的η型杂质。但是，本发明中，关于在第2势垒层1512?第5势垒层1515中以这样的理由不可避免地含有的η型杂质，规定为不包含在“掺杂”的范畴中。
[0077]接下来，对构成阱层152的各层的组成和层间的组成的关系进行说明。
[0078]在阱层152中，第I阱层1521?第4阱层1524分别由GaInN构成。另外，阱层152 (第I阱层1521?第4阱层1524)与势垒层151不同，不具有添加有η型杂质(和ρ型杂质)的层。
[0079]这里，构成第I阱层1521?第4阱层1524的GapyInyN中的y的大小，根据半导体发光兀件I的目标发光波长决定。本实施方式中，目标发光波长从呈绿色的波段(500nm?570nm)的范围选择，y的大小优选为0.05 < y < 0.30的范围，更优选为0.10 < y < 0.20的范围。第I阱层1521?第4阱层1524被设定为共同的厚度且共同的组成，以使得输出共同的波长的光。
[0080][ρ型半导体层]
[0081]以空穴为载流子的ρ型半导体层160具有:在发光层150上层叠的ρ型覆盖层161 ;和在ρ型覆盖层161上层叠且成为ρ侧电极170的层叠对象的ρ型接触层162。但是，P型接触层162也能够兼作为ρ型覆盖层161。
[0082]ρ型覆盖层161是进行向发光层150的载流子(这里为空穴)注入和载流子封入的层。作为ρ型覆盖层161，只要是比发光层150的带隙能量大的组成，且能够向发光层150封入载流子，则没有特别限定，能够优选使用AlxGahN (O < 0.4)。
[0083]ρ型覆盖层161若由这样的AlGaN构成，则在将载流子向发光层150封入方面是优选的。P型覆盖层161的膜厚，优选比阱层152中的I层的厚度厚、且为势垒层151中的I层的厚度以下的厚度。另外，在势垒层151中的各层由不同的厚度构成的情况下，优选为:在势鱼层151中的各层之中的最小厚度的层的厚度以下。优选为3?9nm,更优选为5?8nm。包含Al的ρ型覆盖层161的膜厚，由于影响到发光层150的应变，因此，适合从上述范围进行选择。在本例中，使用AlaCl9Gaa91N构成ρ型覆盖层161，并且将ρ型覆盖层161的厚度设为8.0nm。
[0084]ρ型覆盖层161中的P型杂质的浓度，优选为I X IO18?I X 1021/cm3，更优选为lX1019?lX102°/cm3。若ρ型覆盖层161中的ρ型杂质浓度为上述范围，则能够抑制ρ型覆盖层161和在ρ型覆盖层161上层叠的ρ型接触层162这两者中的结晶性的降低，从这点来看是优选的。本实施方式中，作为在P型覆盖层161中掺杂的掺杂材料使用Mg，其掺杂浓度设为2.5 X IO1Vcm30
[0085]另外，ρ型覆盖层161可以与上述的η型覆盖层142同样地设为超晶格结构，该情况下，优选为:组成比不同的AlGaN与其他的AlGaN的交替结构或组成不同的AlGaN与GaN的交替结构。
[0086]ρ型接触层162是用于直接或隔着未图示的透明导电层设置P侧电极170的层。本实施方式中，P型接触层162具有:在P型覆盖层161上层叠的P型第I接触层1621 ；和在P型第I接触层1621上层叠且成为透明导电层或ρ侧电极170的层叠对象的ρ型第2接触层1622。这里，优选ρ型第I接触层1621和ρ型第2接触层1622分别由AlxGapxN(O ^ 0.4)构成。若Al组成在上述范围，则在能够维持良好的结晶性和维持与透明导电层(或P侧电极170)的良好的欧姆接触方面是优选的。在本例中，作为构成P型接触层162的ρ型第I接触层1621和ρ型第2接触层1622，分别使用了 GaN。
[0087]另外，优选:在构成ρ型接触层162的ρ型第I接触层1621和ρ型第2接触层1622中分别掺杂有P型杂质，优选以IX IO18~IX IO2Vcm3的浓度、更优选以IX IO19~5X 102°/cm3的浓度含有ρ型杂质。若P型接触层162中的ρ型杂质浓度为上述范围，则在维持良好的欧姆接触、防止裂纹发生、维持良好的结晶性方面是优选的。但是，优选:P型第I接触层1621中的ρ型杂质的浓度，比P型第2接触层1622中的ρ型杂质的浓度低。这是为了在取得与透明导电层的接触的区域以外的P型半导体层160中抑制起因于Mg的光吸收。本实施方式中，作为在P型第I接触层1621和ρ型第2接触层1622中掺杂的掺杂材料使用了Mg。另外，ρ型第I接触层1621中的掺杂浓度设为2.0X1019/Cm3，p型第2接触层1622中的掺杂浓度设为1.8X 102°/cm3。
[0088]ρ型接触层162的总体的膜厚没有特别限定，但优选为IOnm~500nm，更优选为50nm~200nm。若ρ型接触层162的膜厚为该范围，则在能够抑制半导体发光元件I的发光输出功率的降低方面是优选的。本实施方式中，将P型第I接触层1621的厚度设为135nm，将P型第2接触层1622的厚度设为25nm。
[0089]<p侧电极>
[0090]ρ侧电极170是 层叠多种金属层而构成的。本实施方式的P侧电极170兼作为所谓焊盘(接合衬垫)，在向外部露出的面上连接有未图示的接合线。另外，通过在P侧电极170和P型接触层162之间形成透明导电层，由于较低的欧姆接触电阻、和电流扩散效果，能够形成为能够向发光层150供给均匀的电流的电极结构，因此更优选。作为透明导电层的材料，优选低电阻且绿色光的透过率高的、含有铟氧化物的ITO、IZO0
[0091]< η侧电极〉
[0092]η侧电极180与ρ侧电极170同样地层叠多种金属层而构成。本实施方式的η侧电极180兼作为所谓焊盘，在向外部露出的面上连接有未图示的接合线。
[0093](发光装置)
[0094]图3是表示搭载了上述的半导体发光元件I的发光装置30的构成的一例的图。这里，图3 (a)为发光装置30的俯视图，图3 (b)为图3 (a)的IIIB-1IIB剖视图。此外，图3所示的发光装置30有时也被称为“发光芯片”、“发光二极管”、“LED”或“灯”。
[0095]该发光装置30具有:作为在一侧形成有凹部31a的基部的一例的筐体31 ;由形成于筐体31的引线框构成的ρ引线部32和η引线部33 ;安装在凹部31a的底面的半导体发光元件I;以覆盖凹部31a的方式设置的封装部34。此外，图3 (a)中省略了封装部34的记载。
[0096]作为基部的一例的筐体31，是在包含作为第I配线的一例的ρ引线部32和作为第2配线的一例的η引线部33的金属引线部上通过将白色的热塑性树脂进行注射成型而形成。[0097]ρ引线部32和η引线部33是具有0.1?0.5mm左右的厚度的金属板，以作为可加工性、热传导性优异的金属的、例如铁/铜合金为基体，在其上作为镀层而层叠数μ m的镍、钛、金、银等从而构成。而且，本实施方式中，P引线部32和η引线部33的一部分在凹部31a的底面露出。另外，ρ引线部32和η引线部33的一端部侧向筐体31的外侧露出、且从筐体31的外壁面向背面侧折曲。
[0098]另外，半导体发光元件I介由基板110 (参照图1)通过粘接等安装在凹部31a的底部的中央部。而且，P引线部32和半导体发光元件I中的P侧电极170 (参照图1)通过未图示的接合线电连接，η引线部33和半导体发光元件I中的η侧电极180 (参照图1)通过未图示的接合线电连接。
[0099]而且，封装部34由在可见光区域的波长下光透过率高的透明树脂构成。作为构成封装部34的满足耐热性、耐气候性和机械强度高的特性的树脂，能够使用例如环氧树脂、硅树脂。
[0100]此外，组装了本实施方式的发光装置30的背光源、信号机、便携式电话机、显示器、各种面板类、计算机、游戏机、照明等的电子设备、组装了这些电子设备的汽车等的机械装置都具备具有优异的发光特性的半导体发光元件I。尤其是在背光源、便携式电话机、显示器、游戏机、照明等的电池驱动的电子设备中，能够提供具备具有优异的发光特性的半导体发光元件I的优异的产品，从而优选。另外，具有半导体发光元件I的发光装置30的构成并不限于图3所示的构成，可以是采用了例如被称为炮弹型的封装结构。
[0101]下面，对图3所示的发光装置30的发光动作，参照图1?图3进行说明。
[0102]当通过设于发光装置30的ρ引线部32和η引线部33，对半导体发光元件I施加使P侧电极170为高电位且η侧电极180为低电位的电压(正向电压VF)时，在半导体发光元件I中，流通从P侧电极170介由ρ型半导体层160、发光层150和η型半导体层140朝向η侧电极180的电流(正向电流IF),从发光层150输出目标发光波长的光(绿色光)。
[0103]而且,从发光层150输出的光,被输出到半导体发光兀件I的外部,直接或由设在筐体31的凹部31a的内壁面反射后，从封装部34的上表面输出到发光装置30的外部。
[0104]实施例
[0105]以下，基于实施例进一步详细说明本发明。但是，本发明只要不超过其主旨，就并不限于以下的实施例。
[0106]本发明人进行关于发光层150中的势垒层151 (第I势垒层1511?第5势垒层1515)和阱层152 (第I阱层1521?第4阱层1524)使其组成、结构和厚度的关系有种种不同的半导体发光元件I的制作，并进行了关于发光输出功率的评价。
[0107]这里,表I表不出实施例1?5的半导体发光兀件I的各部分的结构，表2表不出实施例6?8和比较例I?3的半导体发光元件I的各部分的结构。而且，表I和表2中分别示出了各半导体发光元件I中的基板110、中间层120、基底层130、η型半导体层140(η型接触层141、η型覆盖层142 (η型第I覆盖层1421和η型第2覆盖层1422))、发光层150 (势垒层151 (第I势垒层1511?第5势垒层1515)、阱层152 (第I阱层1521?第4阱层1524))、ρ型半导体层160 (ρ型覆盖层161和ρ型接触层162 (ρ型第I接触层1621和P型第2接触层1622))的各层的构成和厚度。但是，在各实施例和各比较例中，基板110、中间层120、基底层130、η型半导体层140、ρ型半导体层160中的ρ型接触层162、ρ侧电极170和η侧电极180的结构分别设为共同的结构。另外，在上述实施方式中说明了的半导体发光元件I与表I所示的实施例1对应。此外，在本例中，作为基板110，使用被实施了凹凸加工的加工基板，且在形成了叠层半导体层100后对基板110的背面进行磨削加工，使基板110的厚度为120 μ m。
【权利要求】
1.一种半导体发光元件，其特征在于，包括: 由掺杂有η型杂质的III族氮化物半导体构成的η型半导体层； 层叠在所述η型半导体层上，由III族氮化物半导体构成，并且通过通电而发出500nm以上570nm以下的波长的光的发光层；和 层叠在所述发光层上，由掺杂有P型杂质的III族氮化物半导体构成的P型半导体层， 所述发光层具有: 由III族氮化物半导体构成的4层以上的阱层；和 5层以上的势垒层，所述势垒层由带隙比所述阱层大的III族氮化物半导体构成，从两侧夹持4层以上的该阱层的每一层，并且，在与所述η型半导体层的边界部与该η型半导体层连接、且在与所述P型半导体层的边界部与该P型半导体层连接， 在5层以上的所述势垒层之中的、设在与所述η型半导体层的边界部的I层η侧势垒层中掺杂有所述η型杂质， 在5层以上的所述势垒层之中的、将所述η侧势垒层除外的4层以上的势垒层中没有掺杂所述η型杂质。
2.根据权利要求1所述的半导体发光元件，其特征在于，5层以上的所述势垒层之中的、将设在与所述P型半导体层的边界部的I层P侧势垒层除外的4层以上的势垒层分别具有第I厚度， 5层以上的所述势垒层之中的所述P侧势垒层具有比所述第I厚度薄的第2厚度。`
3.根据权利要求2所述的半导体发光元件，其特征在于，所述P型半导体层具有:层叠在所述发光层上的P型覆盖层；和层叠在该P型覆盖层上的P型接触层， 所述P型覆盖层的厚度，比4层以上的所述阱层的每一层的厚度厚，且为所述P侧势垒层的所述第2厚度以下。
4.根据权利要求1~3的任一项所述的半导体发光元件，其特征在于， 4层以上的所述阱层之中，最接近于所述η型半导体层的第I阱层和仅次于该第I阱层地接近于该η型半导体层的第2阱层，分别厚度不均匀地构成， 4层以上的所述阱层之中，将所述第I阱层和所述第2阱层除外的2层以上的阱层，分别厚度均匀地构成。
5.根据权利要求1~4的任一项所述的半导体发光元件，其特征在于，所述η型半导体层具有超晶格结构，所述超晶格结构是交替地层叠由III族氮化物半导体构成的第I层和由组成与该第I层不同的III族氮化物半导体构成的第2层而成的。
6.根据权利要求1~5的任一项所述的半导体发光元件，其特征在于， 5层以上的所述势垒层分别由GaN构成，并且，4层以上的所述阱层分别由GaInN构成， 4层以上的所述阱层分别被设定为共同的厚度且具有共同的组成。
7.一种发光装置，其特征在于，具有:形成有第I配线和第2配线的基部；和安装于该基部且与该第I配线和该第2配线电连接，通过介由该第I配线和该第2配线的通电而发光的半导体发光元件， 所述半导体发光元件包括: 由掺杂有η型杂质的III族氮化物半导体构成的η型半导体层； 发光层，其层叠在所述η型半导体层上，由III族氮化物半导体构成并且通过通电而发出500nm以上570nm以下的波长的光； 层叠在所述发光层上，由掺杂有P型杂质的III族氮化物半导体构成的P型半导体层； 用于将所述P型半导体层和所述第I配线电连接的P侧电极；和 用于将所述η型半导体层和所述第2配线电连接的η侧电极， 所述发光层具有: 由III族氮化物半导体构成的4层以上的阱层；和 5层以上的势垒层，所述势垒层由带隙比所述阱层大的III族氮化物半导体构成，从两侧夹持4层以上的该阱层的每一层，并且，在与所述η型半导体层的边界部与该η型半导体层连接、且在与所述P型半导体层的边界部与该P型半导体层连接， 在5层以上的所述势垒层之中的、设在与所述η型半导体层的边界部的I层η侧势垒层中掺杂有所述η型杂质， 在5层以上的所述势垒层之中的、将所述η侧势垒层除外的4层以上的势垒层中没有掺杂所述η型 杂质。
【文档编号】H01L33/00GK103594577SQ201310347775
【公开日】2014年2月19日 申请日期:2013年8月12日 优先权日:2012年8月16日
【发明者】楠木克辉, 佐藤寿朗 申请人:丰田合成株式会社