1.一种半导体装置的制造方法,其中,
包括:
在半导体基板的表面形成沟槽的工序;
形成覆盖所述沟槽的内面的栅绝缘膜的工序;
在所述沟槽内的所述栅绝缘膜的侧面堆积第1埋入材料的工序;
在所述沟槽内的所述第1埋入材料的侧面堆积耐蚀刻性比所述第1埋入材料高的第2埋入材料的工序;
从所述半导体基板的表面侧通过蚀刻来去除所述沟槽内的所述第1埋入材料以及所述第2埋入材料的一部分,使所述沟槽内的所述第2埋入材料的表面配置于比所述沟槽内的所述第1埋入材料的表面浅的位置的工序;和
在蚀刻后,从所述半导体基板的表面侧对所述半导体基板进行离子注入来形成扩散层的工序。
2.根据权利要求1所述的制造方法,其中,
所述第1埋入材料是多晶硅,
所述第2埋入材料是多晶硅,
所述第1埋入材料含有的磷的浓度比所述第2埋入材料含有的磷的浓度高。
3.根据权利要求1或2所述的制造方法,其中,
在所述沟槽的宽度方向上,位于所述第2埋入材料两侧的所述第1埋入材料的所述宽度方向上的合计厚度,比所述第2埋入材料的所述宽度方向上的厚度大。
4.根据权利要求1至3中任一项所述的制造方法,其中,
实施所述蚀刻以使得与所述栅绝缘膜相接的部分的所述第1埋入材料的表面位于距所述半导体基板的表面的深度为400nm以内的位置。
5.根据权利要求1至4中任一项所述的制造方法,其中,
所述半导体基板是第1导电型的半导体基板,
形成所述扩散层的所述工序包括:
从所述半导体基板的表面侧对所述半导体基板离子注入第1导电型杂质,形成在所述半导体基板的表面露出的第1导电型的表面半导体区的工序;
从所述半导体基板的表面侧对所述半导体基板离子注入第2导电型杂质,在比所述表面半导体区深的位置形成第2导电型的顶体区的工序;和
从所述半导体基板的表面侧对所述半导体基板离子注入第1导电型杂质,在比所述顶体区深的位置形成使得第1导电型杂质浓度比离子注入前增加了的第1导电型的势垒区,
所述表面半导体区、所述顶体区和所述势垒区,与所述栅绝缘膜中的形成于所述沟槽的侧面的部分相邻而形成。
6.根据权利要求5所述的制造方法,其中,
形成所述扩散层的所述工序还包括:
从所述半导体基板的表面侧对所述半导体基板离子注入第2导电型杂质,在比所述势垒区深的位置形成第2导电型的底体区的工序,
所述底体区与所述栅绝缘膜中的形成于所述沟槽的侧面的部分相邻而形成。
7.一种半导体装置,其中,
具有:
半导体基板;
形成于所述半导体基板的表面的沟槽;
覆盖所述沟槽的内面的栅绝缘膜;和
设置于所述栅绝缘膜内侧的栅电极,
所述栅电极的表面设置于比所述半导体基板的表面深的位置,所述栅电极中的、所述沟槽的宽度方向中央的第1部分的表面,设置于比所述栅电极中的、与所述栅绝缘膜相接的第2部分的表面浅的位置。
8.根据权利要求7所述的半导体装置,其中,
所述第2部分的表面设置于距所述半导体基板的表面的深度为400nm以内的位置。
9.根据权利要求7或8所述的半导体装置,其中,
所述半导体装置还具有:
在所述半导体基板的表面露出的第1导电型的表面半导体区;
设置于比所述表面半导体区深的位置的第2导电型的顶体区;
设置于比所述顶体区深的位置的第1导电型的势垒区;和
设置于比所述势垒区深的位置的、第1导电型杂质浓度比所述势垒区低的第1导电型的漂移区,
所述沟槽贯通所述表面半导体区、所述顶体区和所述势垒区,所述沟槽的下端部突出到所述漂移区内。
10.根据权利要求9所述的半导体装置,其中,
所述半导体装置还具有底体区,
该底体区设置于比所述势垒区深且比所述漂移区浅的位置,
所述沟槽还贯通所述底体区。