专利名称：半导体元件的制造方法
技术领域：
本发明涉及一种半导体元件的制造方法，特别是一种减少DRAM单元的接合泄漏而改善刷新特性的半导体装置的制造方法。
在由一个电容器和一个晶体管构成的DRAM(Dynamic random accessmemory动态随机存取存储器)中，普通晶体管是作为向电容器中保存电荷或放电的开关元件而起作用。DRAM单元的电容器经过一定时间就自然地施放电荷，因此应周期性地再充电荷，这被称为“刷新”。为了DRAM单元的刷新，设置刷新电路并连接在存储单元上。
图1A是DRAM单元的剖面图。在设有P型空穴1A的半导体衬底1的局部，利用公知的硅的局部氧化(LOCOS)技术形成场氧化层2。在场氧化层2之间的半导体衬底1上面的局部形成栅极绝缘层3A之后，以规定的厚度蒸镀栅极用物质，例如掺杂杂质的多晶硅，然后布线并形成栅极3。在栅极3的两侧衬底上，注入与衬底相反类型的杂质，例如浓度为2×1013ion/cm2的磷离子，然后形成源极和漏极区4A、4B。为了将栅极3和其后形成的电容器绝缘，在形成晶体管的制品整个表面上形成层间绝缘膜5。蚀刻层间绝缘膜5的一部分，形成用于连接晶体管与电容器的存储节点的接触孔6。在形成接触孔的工序中，为了确保足够的接触孔的尺寸，对在形成场氧化层时形成于场氧化层两端的喙状部(bird’s beak)的局部进行蚀刻。而且，为了补偿在形成接触孔时产生的硅衬底的缺陷，在形成接触孔之后注入规定的填充离子，例如磷离子。
然后，在制品整个表面上形成掺杂杂质例如磷离子的多晶硅，然后布线，再形成存储节点电极(未图示)。接着，用公知的方法，进行在存储节点上面形成导电层的步骤和在导电层上面形成屏极节点电极的步骤。
图1B表示图1A所示的半导体存储器元件的源极区的深度与杂质浓度分布之间关系的曲线图。横轴代表源极区的深度，纵轴代表杂质的浓度。曲线A表示使用第一导电型杂质时的P型空穴的掺杂剖面，曲线B表示使用第二导电型杂质时的衬底的接合区的掺杂剖面，曲线C表示曲线A与曲线B的浓度差。
曲线A中，在达到半导体衬底的规定深度之前具有相近的杂质浓度分布，但在曲线B中，杂质浓度在半导体衬底表面具有峰值，而随着衬底深度的增加而下降。在曲线C中，杂质浓度在曲线A与曲线B的相交处附近，即在接合边界面附近急剧下降，而在其后与P空穴的杂质浓度相同。
但是，由于包含在接触节点电极中的杂质浓度高于衬底的接合区的浓度，因此接触节点的杂质向接合区扩散。此时，接触节点电极内的杂质大部分扩散到注入有填充离子的区，使通常为对称的源极区4A称为非对称，并在非对称区形成强电场。强电场由碰撞电离(impact ionization)而产生大量的泄漏电流。泄漏电流降低DRAM单元的刷新特性，而降低DRAM单元的吸收率和可靠性。
本发明是为解决上述问题而提出的，其目的在于提供一种使DRAM单元的泄漏电流最少而改善刷新特性的半导体元件的制造方法。
为实现上述目的，本发明的半导体元件的制造方法，具有在源极区与空穴区的接合边界面(源极区的下部)上形成杂质离子区的步骤，而增加源极区的耗尽区长度。
本发明的第一种半导体元件的制造方法，在半导体衬底上形成第一导电型空穴，并在所述空穴内的规定部分形成杂质区。然后，在形成有所述空穴的所述半导体衬底上面的规定部分形成栅极电极，并在所述栅极电极两侧的空穴内形成第二导电型源极和漏极区。在这里，源极区是形成在所述杂质区与所述衬底表面之间的。接着进行在形成有所述栅极、所述源极区及所述漏极区的所述半导体衬底整个表面上形成层间绝缘膜的步骤，蚀刻所述层间绝缘膜的规定部分而形成存储节点接触孔的步骤，作为填充离子而向所述源极区注入第二导电型杂质的步骤，在所述层间绝缘膜上面形成接触所述源极区的存储节点电极的步骤。
另一方面，在所述填充离子注入的步骤之后，而在所述存储节点电极形成的步骤之前，为减弱所述源极区的电场还可以对所述源极区进行逆掺杂。而且，所述形成杂质区的步骤还可以包括在形成有所述空穴的半导体衬底上露出所述源极区，而形成掩膜图形的步骤；向所述露出区注入杂质的步骤；以及除去所述掩膜图形的步骤。
本发明的第二种半导体元件的制造方法，包括在半导体衬底上形成第一导电型空穴的步骤；在形成有所述空穴的所述半导体衬底的规定部分形成场氧化层的步骤；在所述场氧化层之间的所述半导体衬底上面的规定部分形成栅极电极的步骤；在所述栅极电极两侧的空穴区形成第二导电型源极和漏极区的步骤；在形成有所述栅极、所述源极区及所述漏极区的所述半导体衬底整个表面上形成层间绝缘膜的步骤；蚀刻所述层间绝缘膜以露出所述源极区，从而形成存储节点接触孔的步骤；作为填充离子而向所述源极区注入第二导电型杂质离子的步骤；在所述填充离子注入的步骤之后，向形成有所述存储节点接触孔的制品整个表面注入杂质，并在所述源极区与所述空穴的接合边界面上形成杂质区的步骤；在形成有所述杂质区的制品整个表面上形成存储节点电极的步骤。
另一方面，在所述场氧化层的形成步骤与所述栅极电极的形成步骤之间，为减少所述源极区的电场，还可以进行使用在形成所述存储节点接触孔时使用的掩膜对所述源极区进行逆掺杂的步骤。
在第一种和第二种制造方法中，第一导电是P型，第二导电型是N型。杂质区的杂质是第一导电型杂质或第二导电型杂质。若是第一导电型杂质时，使用硼，硼的浓度是1×1011至7×1011ion/cm2，硼的离子注入能量是30至100keV。若是第二导电型杂质时，则使用磷，磷的浓度是1×1011至7×1011ion/cm2，磷的离子注入能量是50至300keV。并且，填充离子注入时，使用第二导电型离子。
在本发明中，向源极区与P空穴的接合边界面注入第一或第二导电型杂质离子，增加耗尽区的尺寸，并对源极区进行填充离子注入和逆掺杂。
附图的简要说明图1A是利用现有技术制造的半导体元件的剖面图；图1B是现有半导体元件的接合区深度与杂质浓度分布之间关系的曲线图；图2A、2B、2C是表示根据本发明一实施例的半导体元件的制造方法的工序的剖面图；图3A～3D是表示根据本发明另一实施例的半导体元件的制造方法的工序的剖面图；图4是表示本发明的半导体元件的接合区的深度与杂质浓度分布之间关系的曲线图。
下面参照附图详细说明本发明。
接触存储节点电极的源极区的损伤，会在源极区形成强电场，由此产生泄漏电流。本发明为了最大限度地减少该泄漏电流的产生，通过增加源极区的耗尽区长度、向源极区注入填充离子、进行逆掺杂，从而减弱形成于源极区的电场。
下面说明本发明的实施例一。如图2A所示，向包含第一导电型即P型杂质的硅衬底注入P型杂质后进行热处理，而形成P型空穴11A。在形成P型空穴11A的半导体衬底11的规定部分，利用公知的局部氧化技术形成场氧化层12。在场氧化层12的两端形成喙状部D。
如图2B所示，在接触存储节点电极的半导体衬底部分之外的制品整个表面上，形成规定的掩膜图形13。为加大源极区的耗尽区，使用掩膜图形13向制品整个表面注入杂质离子，而形成杂质区14。在本实施例中使用的杂质是硼，是以1×1011至7×1011ion/cm2的浓度及30至100keV的能量进行离子注入的。
在其它方法中，将磷离子作为用于加大耗尽区的杂质离子而使用。注入磷离子时，是以1×1011至7×1011ion/cm2的浓度及50至300keV的能量进行离子注入的。
此时，对杂质的离子注入浓度和能量进行调节，以使所述杂质区14位于源极区和P型空穴的边界面(源极区下部)上。
然后，利用等离子蚀刻法除去掩膜图形13，并如图2C所示地用公知方法在半导体衬底上面形成栅极15、源极和漏极区16A、16B、以及层间绝缘膜18。源极区16A是存储节点电极的接触区，漏极区16B是位线的接触区。并且，源极区16A与其下部的杂质区14相连接。接着，蚀刻层间绝缘膜17以使源极区16A的一部分露出来，并形成接触孔19。在形成用于接触存储节点电极的接触孔的工序中，将形成场氧化层时必然生成的喙状部蚀刻掉，而形成具有足够空余的接触孔。此时，喙状部区的蚀刻损伤源极区，为补偿这样的损伤，向源极区注入填充离子，例如与源极区相同的杂质类型的磷离子。然后，为减弱源极区的电场而对源极区进行逆掺杂。
因此，在已形成层间具有膜17的衬底整个表面上，形成注入有含磷离子的杂质的多晶硅，并布线，从而形成接触源极区14的存储节点电极18。
如上所述，通过形成源极区16A与P空穴11A之间边界面上的用于加大耗尽区的杂质区，并向源极区的规定部分注入填充离子，且对源极区进行逆掺杂，从而减弱形成于源极区的电场。因此，可最大限度地减少由强电场所产生的泄漏电流。
下面参照附图3A～3D说明本发明的另一实施例。与第一实施例的不同之处在于，在形成源极和漏极区之后，进行加大耗尽区尺寸的杂质离子工序。
如图3A所示，在向半导体衬底21、例如含杂质离子的硅衬底中注入第一导电型的P型杂质后，进行热处理而形成P型空穴21A。在已形成有P型空穴21A的半导体局部21的规定部分，利用公知的局部氧化(LOCOS)方法形成场氧化层22。在场氧化层22的两端形成喙状部D’。然后，以减弱在其后形成的源极区的电场为目的，使用露出形成源极区部分的掩膜进行逆掺杂。
如图3B和3C所示，在被场氧化层22限定的半导体衬底21上面，利用公知方法形成具有栅极25和接触孔29的层间绝缘膜27，并在衬底上形成源极和漏极区26A、26B。源极区26A与存储节点通过接触孔29电连接。为了在形成接触孔29时确保足够的接触孔的空余，蚀刻场氧化层22的喙状部D’。但是，蚀刻喙状部D’时，源极区26A即接合区也会受到损伤。为补偿蚀刻损伤，向源极区作为填充离子而注入与源极区的杂质相同类型的杂质离子即磷离子。然后，为加大源极区的耗尽区而进行离子注入工序，在源极区26A与P空穴21A相接的边界面上形成规定的杂质区30。在加大耗尽区的离子注入工序中使用的杂质是第一导电型，例如是硼，离子注入工序的条件是1×1011至7×1011ion/cm2的浓度及30至100keV的能量。在其它方法中，作为加大耗尽区的杂质离子而使用第二导电型的磷离子，离子注入工序的条件是1×1011至7×1011ion/cm2的浓度及50至300keV的能量如图3D所示，在制品整个表面蒸镀多晶硅，并布线，形成接触源极区26A的存储节点电极28。
图4与图1B是对应的，是表示利用本发明的实施例而形成的半导体元件的源极区深度与杂质离子的浓度分布之间关系的曲线图。曲线A’表示随半导体衬底的深度而变化的第一导电型的P空穴的掺杂剖面，曲线B’表示随半导体衬底的深度而变化的第二导电型的源极区的剖面，曲线C’表示曲线A’与曲线B’的浓度分布差。
曲线A’表示在达到半导体衬底的规定深度之前杂质的浓度以相近值分布，但是，从表示源极区的掺杂剖面的曲线B’可知杂质的浓度分布是，在半导体衬底表面杂质离子的浓度具有峰值，随着深度的加深浓度逐渐减小。从曲线C’可知，在曲线A’和曲线B’相交处浓度急剧下降，在其后接近曲线A’。即表示与P空穴几乎相同的杂质浓度。此时，由于在曲线C’中急剧下降的部分即源极区与P空穴的接合边界面上形成了杂质区14、30，因此具有比图1B中的耗尽区L增大的耗尽区L’。从而，减弱形成于源极区16A、26A上的电场，减少接合泄漏。
根据本发明的上述结构，缓和在接触存储节点电极的源极区上形成的强电场，从而防止离子碰撞现象。其结果，减少接合泄漏，改善DRAM元件的刷新特性。
权利要求
1.一种半导体元件的制造方法，其特征在于，包括在半导体衬底上形成第一导电型空穴的步骤；在所述空穴内的规定部分形成杂质区的步骤；在形成有所述空穴的所述半导体衬底上面的规定部分形成栅极电极的步骤；以及在所述栅极电极两侧的空穴内形成第二导电型源极和漏极区的步骤，该步骤包括所述源极区形成在所述杂质区与所述衬底表面之间的步骤，在形成有所述栅极、所述源极区及所述漏极区的所述半导体衬底整个表面上形成层间绝缘膜的步骤，蚀刻所述层间绝缘膜的规定部分而形成存储节点接触孔的步骤，作为填充离子而向所述源极区注入第二导电型杂质的步骤，在所述层间绝缘膜上面形成接触所述源极区的存储节点电极的步骤。
2.如权利要求1所述的半导体元件的制造方法，其特征在于，在所述填充离子注入的步骤之后，而在所述存储节点电极形成的步骤之前，还包括为减弱所述源极区的电场而对所述源极区进行逆掺杂的步骤。
3.如权利要求1所述的半导体元件的制造方法，其特征在于，所述第一导电型是P型，第二导电型是N型。
4.如权利要求1所述的半导体元件的制造方法，其特征在于，所述形成杂质区的步骤包括在形成有所述空穴的半导体衬底上露出所述源极区，而形成掩膜图形的步骤；向所述露出区注入杂质的步骤；以及除去所述掩膜图形的步骤。
5.如权利要求4所述的半导体元件的制造方法，其特征在于，所述杂质是第一导电型杂质。
6.如权利要求5所述的半导体元件的制造方法，其特征在于，所述杂质是硼，硼的浓度是1×1011至7×1011ion/cm2，硼的离子注入能量是30至100keV。
7.如权利要求4所述的半导体元件的制造方法，其特征在于，所述杂质是第二导电型杂质。
8.如权利要求7所述的半导体元件的制造方法，其特征在于，所述杂质是磷，磷的浓度是1×1011至7×1011ion/cm2，磷的离子注入能量是50至300keV。
9.如权利要求1所述的半导体元件的制造方法，其特征在于，所述填充离子注入时的离子是第二导电型。
10.一种半导体元件的制造方法，其特征在于，包括在半导体衬底上形成第一导电型空穴的步骤；在形成有所述空穴的所述半导体衬底的规定部分形成场氧化层的步骤；在所述场氧化层之间的所述半导体衬底上面的规定部分形成栅极电极的步骤；在所述栅极电极两侧的空穴区形成第二导电型源极和漏极区的步骤；在形成有所述栅极、所述源极区及所述漏极区的所述半导体衬底整个表面上形成层间绝缘膜的步骤；蚀刻所述层间绝缘膜以露出所述源极区，从而形成存储节点接触孔的步骤；作为填充离子而向所述源极区注入第二导电型杂质离子的步骤；在所述填充离子注入的步骤之后，向形成有所述存储节点接触孔的制品整个表面注入杂质，并在所述源极区与所述空穴的接合边界面上形成杂质区的步骤；在形成有所述杂质区的制品整个表面上形成存储节点电极的步骤。
11.如权利要求10所述的半导体元件的制造方法，其特征在于，在所述场氧化层的形成步骤与所述栅极电极的形成步骤之间，包括为减少所述源极区的电场，而使用在形成所述存储节点接触孔时使用的掩膜对所述源极区进行逆掺杂的步骤。
12.如权利要求10所述的半导体元件的制造方法，其特征在于，所述第一导电型是P型，第二导电型是N型。
13.如权利要求10所述的半导体元件的制造方法，其特征在于，在形成所述杂质区的步骤中，所述杂质是第一导电型杂质。
14.如权利要求13所述的半导体元件的制造方法，其特征在于，所述杂质是硼，硼的浓度是1×1011至7×1011ion/cm2，硼的离子注入能量是30至100keV。
15.如权利要求10所述的半导体元件的制造方法，其特征在于，在形成所述杂质的步骤中，所述杂质是第二导电型杂质。
16.如权利要求15所述的半导体元件的制造方法，其特征在于，所述杂质是磷，磷的浓度是1×1011至7×1011ion/cm2，磷的离子注入能量是50至300keV。
17.如权利要求10所述的半导体元件的制造方法，其特征在于，所述填充离子注入时的离子是第二导电型。
全文摘要
一种半导体元件的制造方法,通过减弱源极区的电场而减少接合泄漏,从而改善DRAM单元的刷新特性。在形成于第一导电型的P型衬底上的P型空穴与第二导电型的N型源极区的接合边界面上,形成第一导电型或第二导电型的杂质区,通过向源极区注入填充离子来增加源极区的耗尽区长度,在注入填充离子后对源极区进行逆掺杂。
文档编号H01L29/78GK1186337SQ97125928
公开日1998年7月1日 申请日期1997年12月25日 优先权日1996年12月27日
发明者金泰雨, 郑在宽 申请人:现代电子产业株式会社