专利名称:一种半导体硅元件的芯片支承体的制作方法
本发明涉及半导体器件。
目前，半导体硅电力元件多采用钼片作为芯片支承体。但是，钼与硅的热膨胀系数相差较大，钼约为5×10-6℃-1，硅仅为3～4×10-6℃-1，在管芯的烧结或焊接时，由于硅芯片与支承体钼片的收缩率不同，易造成管芯变形，甚至芯片破裂;烧结法制造管芯时，在硅芯片与钼片之间加入的铝箔会与钼形成MoSi2，其电阻是钼的4倍，热膨胀系数是钼的1.5倍，这导致管芯压降增大，结温升高，并使硅芯片与支承体钼片之间的粘润性恶化。解剖硅电力元件的实测数据表明，钼硅之间的粘润面积大多数在80%左右;钼片在高温下会产生氧化，导致管芯压降增加，元件成品率降低;由于粉末冶金钼坯经轧制后，存在一定的裂纹组织和各向异性，在冲圆加工成钼片时，易在断口出现裂纹，甚至出现分层，可能使圆片烧结后变成椭圆，为减少变形，不得不增加钼片厚度，这不但浪费材料，增加成本，还增加了管芯的压降;管芯烧结时，钼片在高温下存在放气现象，会影响烧结效果。此外，钼片镀镍时，所需温度较高，镀层易脱落;由于钼与硅的硬度等性质相差悬殊，使管芯的造型加工存在困难，金属磨屑还可能沾污台面，严重时甚至导致管芯短路。
上述种种因素均可能导致制造的管芯报废。鉴于此，目前以钼片作支承体制造半导体硅电力元件的成品率不高。近年来，有人研究用钨片代替钼片。但是，钨片也存在热膨胀系数与硅芯片不一致的问题，而且存在硬度更大，加工和造型更困难，易开裂，成本高等问题。
本发明的目的在于克服现有技术中上述不足之处，提供一种与硅芯片热膨胀系数相近，导电好，不变形，不放气，易于加工制造，与铝箔沾润性好，压降较低，成型后的后续处理加工特性与芯片一致的半导体硅元件的芯片支承体。
本发明所采用的硅芯片支承体是一种在多晶硅或特定的单晶硅中掺入硼、钛等添加剂制备的P型多晶硅片。
本发明采用三级品多晶硅，或P型单晶硅的头尾料，或电阻率大于10欧姆·厘米的N型单晶硅的头尾料为原料，对原料作表面清洗，化学腐蚀等予处理后，按投料重量计，加入0.20～0.50%的添加剂元素硼，元素硼纯度为99.50～99.99%，加入0.08～0.30%的辅助添加剂金属钛，金属钛纯度为99.50～99.90%，辅助添加剂还可以是金属锆或金属钴，在单晶炉中，用直拉法或定向结晶法制备P型多晶硅。
当用直拉法制备多晶硅时以电阻率大于50欧姆·厘米的基硼和基磷的还原多晶硅为晶种，控制多晶的固相温度梯度为100～150℃/厘米，晶体旋转速度为30～50转/分，熔体旋转速度为6～10转/分，提拉速度从1毫米/分逐渐变速至0.6毫米/分，并采用直接扩肩的办法，按予定的直径拉制多晶硅棒。制得的多晶硅棒材坯料，再滾圆至所需直径，然后切片，研磨，抛光即成为本发明所述的半导体硅元件的芯片支承体。
对本发明所述方法制得的多晶硅片与现有技术中使用的钼片的物理性能进行了对比测试，其结果列于表1。
表1
该项数据摘自饭田修一等《物理学常用数表》，1979年科学出版社出版。
用本发明作半导体硅元件芯片支承体制成的硅元件具有显著的优越性。以螺栓型ZP-200元件为例，它可以沿用以钼片作支承体的现有制作工艺，将多晶硅片二次镀镍和搪锡后，用焊接法制作硅元件。制成的元件与以钼片制作的元件相比，峰值压降平均降低0.1伏;元件等级合格率上升为100%(提高30%以上)。并且，多晶硅片镀镍比钼片镀镍的合金化温度低，时间短，镀层牢固。再以多晶硅片制作平板型ZP-1600硅元件为例，它与硅芯片烧结成管芯，进行蒸铝或蒸金后，对元件进行动态测试，其常温特性，在相同电压下，平均漏电流为用钼片作支承体的元件的22～67%;其高温特性，在相近电压下，反向不重复平均漏电流为钼片作支承体元件的50%～61%，反向重复平均漏电流为钼片作支承体元件的50～67%。并且，铝与硅的粘润性比铝与钼的粘润性好，从而使采用钼片时，烧结过程难于控制的生产工艺问题获得了解决。
本发明的多晶硅片与硅芯片理化性质相近，因而硅元件的生产工艺过程可以简化，元件管芯表面造型加工容易，几乎无金属污染，此外，由于多晶硅片的密度比钼片的密度小许多，故可减轻硅元件的重量，而且其单片价格要比钼片低得多，可降低硅元件的成本。
本发明用作大功率的半导体硅电力元件的芯片支承体时，优越性将更为明显。
本发明还可以用作其它半导体硅元件，如快速二极管等的芯片支承体。
实施例1，为制造ZP-200螺栓型硅整流元件的芯片支承体。以电阻率为50欧姆·厘米的P型单晶硅头尾料为原料，投料1公斤，加入2.5克元素硼，0.8克金属钛，在单晶炉中，用电阻率大于50欧姆·厘米的基硼、基磷的还原多晶硅为晶种，控制多晶硅的固相温度梯度为100℃/厘米，晶体旋转速度为30转/分，熔体旋转速度为6转/分，提拉速度从1.0毫米/分逐渐变速到0.6毫米/分，并采用直接扩肩的办法拉制φ30毫米的多晶棒坯料。然后将该多晶棒坯料经滾圆、切片、研磨后，制成φ20×1.2毫米规格的上基片和φ26×2毫米规格的下基片。按用钼片作支承体的原有工艺，经二次镀镍和搪锡后，用焊接法制成ZP-200螺栓型硅整流元件，其性能测试数据如下冷态热敏压降为200～220mV，热态热敏压降为140mV，正向压降为0.54～0.58V，+140℃时的反向特性为800～1000V/1.8～2.0mA。
实施例2，为制造ZP-1600平板型硅整流元件芯片支承体。以三级多晶硅为原料，投料2.5公斤，加入7克元素硼，3克金属钛，除提拉速度稍慢以外，采用与实施例1相同的直拉工艺，拉制成φ80毫米的多晶硅棒，经滾圆、切片、研磨后制成φ70×3.5毫米的多晶硅片，用烧结法制成管芯，组装成ZP-1600平板型硅整流元件，其性能测试数据举例如下(1)元件一常温特性(UR/IR)3800V/0.04mA;高温特性1(URSM/IRSM)3810V/16mA;高温特性2(URRM/IRRM)3353V/15mA;峰值电流(ITM)5053A;峰值电压(UTM)1.904V。(2)元件二常温特性3800V/0.06mA;高温特性1，3802V/21mA;高温特性2，3502V/20mA;峰值电流4980A;峰值电压2.111V。
权利要求
1.一种半导体硅元件的芯片支承体，它呈片状，采用烧结或焊接工艺与芯片联成一体，构成管芯，其特征在于所述的芯片支承体是加入了0.20～0.50%的添加剂元素硼，0.08～0.30%的辅助添加剂金属钛的P型多晶硅片。
2.按权利要求
1所述的芯片支承体，其特征在于所述的辅助添加剂还可以是金属锆，或金属钴。
3.按权利要求
1所述的芯片支承体，其特征在于它是以三级品多晶硅，或P型单晶硅头尾料，或电阻率大于10欧姆·厘米的N型单晶硅的头尾料为原料，掺入添加剂后，用直拉法或定向结晶法制备并经加工而成的。
4.按权利要求
1和2所述的多晶硅片，主要是代替金属钼片或金属钨片，用作200安及其以上的半导体硅电力元件的芯片支承体，还可以用作其它半导体硅元件的芯片支承体。
专利摘要
一种半导体硅元件的芯片支承体。它是在多晶硅或特定的单晶硅中掺入0.20～0.50％的元素硼，0.08～0.30％的金属钛制备的P型多晶硅片。具有比钼热膨胀性小，与铝粘润性好，表面处理容易，理化性能稳定的特点。用它作芯片支承体制作的硅元件压降低，成品率和等级合格率高，并能简化元件生产工艺。可用作大功率半导体硅电力元件和快速二极管等其它硅元件的芯片支承体。
文档编号H01L23/12GK87102044SQ87102044
公开日1988年5月25日 申请日期1987年6月23日
发明者蔡道松, 刘汝模, 黎德明, 郑坚 申请人:长沙半导体材料厂导出引文BiBTeX, EndNote, RefMan