由于栅极层和侧墙212的侧壁具有停止层202的保护，形成于源区和漏区213表面的导电结构能够残留自对准电接触(Self-Align Contact)工艺形成,有利于提高半导体器件的密度和集成度，缩小半导体器件和芯片的尺寸。
[0051]由于所述停止层202形成于伪栅极层211顶部表面，而后续形成的介质层与位于伪栅极层211顶部的停止层202表面齐平，能够使所述介质层表面高于伪栅极层211表面，则后续去除伪栅介质层210时，能够使介质层的厚度降低至与停止层202顶部齐平的位置。
[0052]为了保证在后续去除栅介质层210的过程中，所述停止层202的尺寸精确稳定，需要使所述停止层202不会受到刻蚀影响而高度降低，因此需要使去除栅介质层210的刻蚀工艺对停止层202的刻蚀速率降低，而所述停止层202内的掺杂离子即能够提高停止层202的刻蚀选择性，使后续刻蚀栅介质层210的工艺对于停止层202的刻蚀速率极低。
[0053]本实施例中，所述停止层202的材料为氮化硅，且所述停止层202内的掺杂离子为碳离子。由于所述伪栅介质层210的材料为氧化硅，而刻蚀氧化硅的工艺对于掺碳的氮化硅刻蚀速率极低，因此能够保证在后续去除栅介质层210的过程中，所述停止层202的形貌和尺寸能够保持稳定，所述停止层202的高度不会降低。
[0054]所述停止层202的形成工艺包括:在衬底200和栅极结构201的表面沉积停止膜；采用掺杂工艺在所述停止膜形成掺杂离子。其中，所述停止层202内的掺杂离子的浓度为0.5E15原子/平方厘米?12E15原子/平方厘米；而在停止层202内掺杂所述掺杂离子的工艺为离子注入工艺或原位掺杂工艺。在本实施例中，在停止层202内掺杂所述掺杂离子的工艺为离子注入工艺，且注入能量为200电子伏特?50千电子伏特。
[0055]请参考图7，在所述停止层202表面形成介质层203，所述介质层203表面与位于伪栅极层211顶部的停止层202表面齐平。
[0056]所述介质层203的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料中的一种或多种组合，而且所述介质层203的材料与停止层202的材料不同，使所述停止层202与介质层203之间具有刻蚀选择性；本实施例中，所述介质层203的材料为氧化硅。
[0057]所述介质层203的形成工艺包括:在停止层202表面沉积介质膜；采用化学机械抛光工艺平坦化所述介质膜，直至暴露出伪栅极层211顶部表面的停止层202，形成介质层203。在所述化学机械抛光工艺之后，所述介质层203的表面与位于伪栅极层211顶部的停止层202表面齐平，即所述介质层203的表面高于伪栅极层211的表面，则后续去除伪栅介质层210之后，能够使介质层203的表面与生育的停止层202顶部齐平，有利于使停止层202、介质层203和侧墙212保持平坦，从而避免后续形成栅极层之后在介质层203、停止层202顶部或侧墙212顶部表面残留金属栅的材料。
[0058]本实施例中，衬底200表面具有若干伪栅极结构201，而相邻伪栅极结构201之间具有暴露出衬底200或源区和漏区213的沟槽。为了缩小半导体器件和芯片的尺寸，所述伪栅极结构201的尺寸、以及相邻伪栅极结构201之间的距离相应缩小，从而提高所形成的晶体管的密度或集成度，造成相邻伪栅极结构201之间的沟槽平行于衬底20表面方向的尺寸较小。而所述沟槽的深度不会发生变化，则所述沟槽的深宽比(AR, Aspect Rat1)增大，容易造成用于形成介质层203的材料难以进入所述沟槽，使形成于沟槽的介质层内部形成空隙(void)，致使所形成的半导体器件的性能不稳定。
[0059]因此，本实施例中，形成所述介质膜的工艺为高深宽比沉积工艺(HARP，HighAspect Rat1 Process),所述高深宽比沉积工艺能够使形成于沟槽内的介质膜致密。所述高深宽比沉积工艺的参数包括:沉积气体包括正硅酸乙酯和臭氧，所述正硅酸乙酯的流量为500晕克/分钟?8000晕克/分钟，臭氧的流量为5000标准晕升/分钟?3000标准晕升/分钟，气压为300托?600托，温度为400摄氏度?600摄氏度；此外，所述沉积气体还能够包括:氮气、氧气和氦气，氮气的流量为1000标准毫升/分钟?10000标准毫升/分钟，氧气的流量为O标准晕升/分钟?5000标准晕升/分钟，氦气的流量为5000标准晕升/分钟?20000标准晕升/分钟。
[0060]请参考图8，在形成介质层203之后，去除伪栅极层211顶部的停止层202，直至暴露出伪栅极层211顶部表面为止。
[0061]所述去除伪栅极层211的工艺为干法刻蚀工艺或湿法刻蚀工艺。在本实施例中，去除伪栅介质层211的工艺为干法刻蚀工艺，由于所述伪栅极层211的材料为多晶硅，所述干法刻蚀工艺的刻蚀气体包括氯气、氦气、溴化氢、或者氦气和氧气的混合物。在另一实施例中，去除伪栅极层211的工艺为湿法刻蚀工艺，刻蚀液包括四甲基氢氧化铵，所述四甲基氢氧化铵在刻蚀液中的质量百分比浓度为2%?4%，刻蚀温度为50°C?90°C。
[0062]由于所述去除伪栅极层211的工艺对伪栅介质层210会造成所述，使所述伪栅介质层210的厚度难以保持均匀精确；而且，所述伪栅介质层210的形成工艺为热氧化工艺，使所述伪栅介质层210的等效氧化层厚度较大，无法满足高K金属栅晶体管的工艺需求。因此，在去除伪栅极层211之后，还需去除所述伪栅介质层210。
[0063]请参考图9，在去除伪栅极层211顶部的停止层202之后，去除伪栅极层211 (如图8所示)和伪栅介质层210 (如图8所示),直至暴露出衬底200表面为止,在所述介质层203内形成开口 204。
[0064]去除伪栅介质层210的工艺为湿法刻蚀工艺或干法刻蚀工艺。在本实施例中，去除伪栅介质层210的工艺为干法刻蚀工艺，由于所述伪栅介质层210的材料为氧化硅，所述干法刻蚀工艺的气体包括CHF3、CF4, HF中的一种或多种组合。在另一实施例中，去除伪栅介质层210的工艺为湿法刻蚀工艺，刻蚀液包括氢氟酸。
[0065]由于所述介质层203的材料也为氧化硅，因此在去除所述伪栅介质层210的过程中，所述介质层203也会受到刻蚀，使所述介质层203的厚度会相应降低至于停止层202顶部齐平的位置。同时，由于所述停止层202内具有掺杂离子，使所述停止层202的刻蚀选择性提高，在所述刻蚀伪栅介质层210的工艺对所述停止层202的刻蚀速率极低，因此所述停止层202不会受到刻蚀工艺的损伤，使所述停止层202的形貌和尺寸保持稳定，所述停止层202的高度不会降低。因此能够保证在去除栅介质层210之后，所述介质层203能够与停止层202齐平，则后续形成栅极层时，不会在停止层202顶部和介质层203表面残留金属栅的材料。
[0066]请参考图10，在介质层203表面、以及开口 204 (如图9所示)的侧壁和底部表面沉积栅介质膜205 ;在栅介质膜205表面沉积填充满开口 204的栅极膜206。
[0067]所述栅介质膜205的材料为高K介质材料，所述高K介质材料包括氧化铪、氧化错、氧化铪娃、氧化镧、氧化错娃、氧化钛、氧化钽、氧化钡银钛、氧化钡钛、氧化银钛或氧化铝。所述栅介质膜205的形成工艺为化学气相沉积工艺或物理气相沉积工艺。
[0068]为了提高栅介质膜205与衬底200之间的结合能力，在形成所述栅介质膜205之前，在介质层203表面和开口 204的侧壁和底部表面形成衬垫氧化层207，所述栅介质膜205形成于所述衬垫氧化膜207表面。所述衬垫氧化硅膜207的材料为氧化硅，所述衬垫氧化膜207的形成工艺为化学气相沉积工艺。而采用化学气相沉积工艺形成的衬垫氧化膜207不仅厚度均