半导体衬底100上依次形成栅介质材料层和位于栅介质材料层表面的栅极材料层；在所述栅极材料层表面形成图形化掩膜层，所述图形化掩膜层具有开口，所述开口暴露出部分栅极材料层的表面，限定栅极结构的尺寸和位置；沿所述开口刻蚀栅极材料层和栅介质材料层，形成栅极结构200，所述栅极结构200包括栅介质层201和栅极202。
[0039]请参考图3，对所述栅极结构200两侧的半导体衬底100内进行轻掺杂离子注入，形成轻掺杂区101。
[0040]在进行所述轻掺杂离子注入之前，还可以在所述栅极结构200的侧壁表面形成偏移侧墙，以保护所述栅极结构200。并且通过偏移侧墙的厚度可以调整后续形成的轻掺杂区、口袋区和栅极结构200之间的距离。
[0041]本实施例中，以所述栅极结构200为掩膜，对栅极结构200两侧的半导体衬底100进行轻掺杂离子注入。
[0042]所述轻掺杂离子注入采用的掺杂离子的类型与待形成的MOS晶体管的类型一致。本实施例中，所述待形成的MOS晶体管的类型为NMOS晶体管，所述轻掺杂离子注入采用的掺杂离子为N离子，可以包括As、P或Sb中的一种或几种N型离子。本实施例中，所述轻掺杂离子注入的剂量为1E14 atom/cm2?lE15atom/cm2,注入的能量范围为0.5KeV?4KeV,注入的倾斜角度范围为O度?15度。
[0043]在本发明的其他实施例中，待形成的晶体管为PMOS晶体管，所述轻掺杂离子注入的掺杂离子还可以包括B、Ga或In中的一种或几种P型离子。
[0044]在本发明的其他实施例中，所述待形成的MOS晶体管的类型为NMOS晶体管，相应的，轻掺杂离子注入的掺杂离子类型为N型离子，可以包括:P、As或Sb中的一种或几种。
[0045]进行所述轻掺杂离子注入之后，还可以进行退火处理，激活所述轻掺杂区内的掺杂尚子。
[0046]所述轻掺杂区可以改善MOS晶体管的短沟道效应，并且所述轻掺杂区与沟道区之间形成浅结，有助于减少沟道漏电流效应。
[0047]请参考图4，在所述栅极结构200 —侧的半导体衬底100内进行口袋离子注入，形成口袋区102，所述口袋区102包围栅极结构200 —侧的轻掺杂区101。
[0048]所述口袋离子注入采用的掺杂离子类型与待形成的MOS晶体管的类型相反。所述待形成的晶体管为NMOS晶体管，所述口袋离子注入采用的掺杂离子的类型为P型掺杂离子，可以包括B、Ga或In中的一种或几种P型离子。本实施例中，所述口袋离子注入采用的惨杂离子为In离子,离子能量为30KeV?50KeV,剂量为1E14 atom/cm2?3E14 atom/cm2,形成的口袋区内的掺杂离子浓度为1E14 atom/cm3?3E14 atom/cm3。
[0049]在本发明的其他实施例中，待形成的晶体管为PMOS晶体管，所述口袋离子注入的掺杂离子还可以包括:p、As或Sb中的一种或几种N型离子。例如所述口袋离子注入的掺杂离子可以是As,离子能量为2KeV?5KeV,注入剂量为5E14 atom/cm2?7E14 atom/cm2,形成的口袋区内的掺杂离子浓度为5E14 atom/cm3?7E14 atom/cm3。
[0050]本实施例中，只在栅极结构200 —侧的半导体衬底内进行口袋离子注入，形成口袋区102，并且所述口袋区102包围所述轻掺杂区101。所述口袋区102与轻掺杂区101的掺杂类型相反，使得所述轻掺杂区101在靠近栅极结构下方的耗尽区变窄，缓解了短沟道效应。
[0051]在本发明的其他实施例中，也可以先进行所述口袋离子注入形成口袋区102之后，再进行轻掺杂离子注入形成所述轻掺杂区101。
[0052]在本方的其他实施例中，还可以不进行所述轻掺杂区，直接在栅极结构一侧的半导体衬底内形成口袋区。
[0053]在形成所述口袋区102之后，进行退火处理，以激活所述口袋区102内的掺杂离子，所述退火处理的温度为900°C?1100°C，退火时间为1s?60s。
[0054]在本发明的其他实施例中，可以在形成轻掺杂区101和口袋区102之后，再进行退火处理，同时激活所述轻掺杂区101和口袋区102内的掺杂离子，由于所述口袋区102内的掺杂离子类型与轻掺杂区101内的掺杂离子类型相反，并且所述口袋区102包围所述轻掺杂区101，可以防止退火过程中轻掺杂区101中的掺杂离子向沟道区域中大量扩散，导致沟道长度减小或发生穿通。
[0055]在本发明的其他实施例后，可以在后续形成源极和漏极之后，再进行退火处理，同时激活轻掺杂区、口袋区和源极、漏极内的掺杂离子。
[0056]请参考图5，在所述栅极结构200两侧的侧壁表面形成侧墙203，以所述侧墙203和栅极结构200为掩膜，对所述栅极结构200两侧的半导体衬底100内进行重掺杂离子注入，形成源极103和漏极104，所述口袋区位于源极103与沟道区域之间。
[0057]具体的，所述侧墙203的材料为氧化硅层、氮化硅层或者两者的叠层结构。所述侧墙203保护所述栅极结构200并且定义形成的源极103和漏极104与栅极结构200之间的距离。
[0058]所述重掺杂离子注入的掺杂离子类型与待形成的MOS晶体管的类型一致。本实施例中，所述待形成的MOS晶体管为NMOS晶体管，所述重掺杂离子注入的离子类型为N型离子。
[0059]本实施例中，所述重掺杂离子注入采用的掺杂离子为P，注入离子能量为30KeV?10KeV,剂量 2E14 atom/cm2 ?3E15 atom/cm2。
[0060]在本发明的其他实施例中，还可以采用两次重掺杂离子注入形成源极和漏极。具体的，第一重掺杂离子注入采用的掺杂离子为As，注入能量为50KeV?60KeV，剂量为4E15atom/cm2?6E15 atom/cm2 ;第二重掺杂离子注入米用的掺杂离子为P,注入能量为30KeV?50KeV,注入剂量为 1E14 atom/cm2 ?3E14 atom/cm2。
[0061]所述口袋区102位于栅极结构200 —侧的源极103与栅极结构200下方的沟道区域之间。而漏极104与沟道区域之间没有所述口袋区。
[0062]形成所述源极103和漏极104之后，进行退火处理，激活所述源极103和漏极104内的掺杂离子，并修复由于离子注入造成的晶格损伤。
[0063]在本发明的其他实施例中，可以在形成所述轻掺杂区101、口袋区102以及源极
103、漏极104之后再进行退火处理，同时激活轻掺杂区101、口袋区102以及源极103、漏极104内的掺杂离子，可以降低热预算，同时所述口袋区还可以阻挡轻掺杂区101和源极103内的掺杂离子在退火过程中向沟道区域内扩散。
[0064]所述口袋区102的掺杂离子的电性与源极103、轻掺杂区101的掺杂电性相反，可以使得所述源极103、轻掺杂区101在靠近栅极结构下方的耗尽区变窄，缓解了短沟道效应从而降低源漏极的漏电流。
[0065]并且，在晶体管工作过程中，一般在漏极104 —端加电压，例如:NM0S晶体管工作时，在漏极104端加正电压；PM0S晶体管工作时，在漏极104端加负电压。由于所述口袋区102仅位于源极103 —侧，受到的源极与半导体衬底之间的电场作用较小，能够降低热载流子效应，从而提闻晶体管的寿命。
[0066]请参考图6，在所述源极103、漏极104和栅极202表面形成金属硅化物层204。
[0067]所述金属硅化物层204的材料包括钴化硅、镍化硅或镍钴化硅中的一种或几种。所述金属硅化物层204可以降低源极103、漏极104以及栅极202的接触电阻。本实施例中，所述金属娃化物层204的材料为钴化娃。
[0068]形成所述金属硅化物层204的方法包括:在所述源极103、漏极104以及栅极202、侧墙203表面形成金属层，所述金属层的材料可以是镍、钴等；进行退火处理，退火温度为200°C?500°C，退火时间为20s?80s，使金属与源极103、漏极104以及栅极202表面的半导体材料进行反应，形成金属硅化物层204 ;去除未反应掉的金属层。
[0069]本发明的实施例还提供一种采用上述方法形成的MOS晶体管。
[0070]请参考图6,图6为所述MOS晶体管的结构示意图