。
[0071]所述MOS晶体管包括:半导体衬底100 ;位于所述半导体衬底100上的栅极结构200，所述栅极结构200包括位于半导体衬底100表面的栅介质层201和位于所述栅介质层201表面的栅极202，栅极结构200下方的部分半导体衬底100作为沟道区域；位于所述栅极结构200 —侧的半导体衬底100内的口袋区102 ;位于所述栅极结构200两侧的半导体衬底100内的源极103和漏极104，所述口袋区102位于源极103和沟道区域之间，所述口袋区102的掺杂离子类型与源极103的掺杂离子类型相反。
[0072]本实施例中，所述MOS晶体管还包括位于栅极结构200两侧的半导体衬底内的轻惨杂区101。
[0073]所述MOS晶体管为NMOS晶体管，所述口袋区的掺杂离子为P型离子。所述口袋区的掺杂离子为In,掺杂浓度为1E14 atom/cm3?3E14 atom/cm3。
[0074]所述MOS晶体管为PMOS晶体管，所述口袋区的掺杂离子为N型离子。所述口袋区的惨杂离子为As,惨杂浓度为5E14 atom/cm3?7E14 atom/cm3。
[0075]所述MOS晶体管还包括:位于源极103、漏极104和栅极202表面的金属硅化物层204。
[0076]所述金属硅化物层的材料包括钴化硅、镍化硅或镍钴化硅中的一种或几种。
[0077]所述MOS晶体管的源极103与沟道区域之间形成有口袋区102，所述口袋区102的掺杂离子的电性与源极103、轻掺杂区101的掺杂电性相反，可以使得所述源极103、轻掺杂区101在靠近栅极结构下方的耗尽区变窄，缓解了短沟道效应从而降低源漏极的漏电流。
[0078]并且，所述口袋区102仅位于源极103与沟道区域之间，漏极104 —侧没有所述口袋区。在晶体管工作过程中，一般在漏极104—端加电压，例如:NM0S晶体管工作时，在漏极104端加正电压；PM0S晶体管工作时，在漏极104端加负电压。由于所述口袋区102仅位于源极103 —侧，受到的源极与半导体衬底之间的电场作用较小，能够降低热载流子效应，从而减少衬底漏电流，提闻晶体管的寿命。
[0079]请参考图7，为采用上述方法形成的MOS晶体管与现有MOS晶体管的漏极漏电流的示意图。
[0080]本实施例中的MOS晶体管与现有MOS晶体管采用相同的工艺参数形成，唯一区别点在于，现有MOS晶体管的栅极结构两侧都形成有口袋区，为对称结构；而本实施例中的MOS晶体管仅在源极一侧形成有口袋区，为非对称结构。
[0081]曲线01为现有MOS晶体管的漏极漏电流曲线，而曲线02为本实施例中的MOS晶体管的漏极漏电流曲线。可以看出，本实施例中的MOS管能够有效降低晶体管的漏极漏电流。
[0082]请参考图8，为本实施例中的MOS晶体管与现有MOS晶体管的衬底电流密度的曲线图。
[0083]曲线11为本实施例中的MOS晶体管的衬底电流密度曲线，曲线12为现有MOS晶体管的衬底电流密度曲线。
[0084]本实施例的MOS晶体管的衬底电流密度小于现有MOS晶体管的衬底电流密度，有效地降低了衬底漏电流。
[0085]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种MOS晶体管的形成方法，其特征在于，包括: 提供半导体衬底； 在所述半导体衬底上形成栅极结构，所述栅极结构包括位于半导体衬底表面的栅介质层和位于所述栅介质层表面的栅极，栅极结构下方的部分半导体衬底作为沟道区域； 仅在所述栅极结构一侧的半导体衬底内进行口袋离子注入，形成口袋区； 在所述栅极结构两侧的半导体衬底内形成源极和漏极，使所述口袋区位于源极与沟道区域之间，所述源极和漏极的掺杂离子类型与口袋区的掺杂离子类型相反。
2.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，待形成的晶体管为NMOS晶体管，所述口袋离子注入的离子类型为P型离子。
3.根据权利要求2所述的MOS晶体管的形成方法，其特征在于，所述口袋离子注入的离子为In,离子能量为30KeV?50KeV,剂量为1E14 atom/cm2?3E14atom/cm2,形成的口袋区内的惨杂离子浓度为1E14 atom/cm3?3E14atom/cm3。
4.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，待形成的晶体管为PMOS晶体管，所述口袋离子注入的离子类型为N型离子。
5.根据权利要求4所述的MOS晶体管的形成方法，其特征在于，所述口袋离子注入的离子为As,离子能量为2KeV?5KeV,注入剂量为5E14 atom/cm2?7E14atom/cm2,形成的口袋区内的掺杂离子浓度为5E14 atom/cm3?7E14atom/cm3。
6.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，形成所述源极和漏极的方法包括:对所述栅极结构两侧的半导体衬底内进行轻掺杂离子注入，形成轻掺杂区；对所述栅极结构两侧的半导体衬底内进行重掺杂离子注入，形成源极和漏极。
7.根据权利要求6所述的MOS晶体管的形成方法，其特征在于，所述轻掺杂离子注入在口袋离子注入之后进行。
8.根据权利要求6所述的MOS晶体管的形成方法，其特征在于，所述轻掺杂离子注入在口袋离子注入之前进行。
9.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，还包括:在所述源极、漏极和栅极表面形成金属硅化物层。
10.根据权利要求9所述的MOS晶体管的形成方法，其特征在于，所述金属硅化物层的材料包括钴化硅、镍化硅或镍钴化硅中的一种或几种。
11.一种MOS晶体管，其特征在于，包括: 半导体衬底； 位于所述半导体衬底上的栅极结构，所述栅极结构包括位于半导体衬底表面的栅介质层和位于所述栅介质层表面的栅极，栅极结构下方的部分半导体衬底作为沟道区域； 仅位于所述栅极结构一侧的半导体衬底内的口袋区； 位于所述栅极结构两侧的半导体衬底内的源极和漏极，所述口袋区位于源极和沟道区域之间，所述口袋区的掺杂离子类型与源极的掺杂离子类型相反。
12.根据权利要求11所述的MOS晶体管，其特征在于，所述MOS晶体管为NMOS晶体管，所述口袋区的掺杂离子为P型离子。
13.根据权利要求12所述的MOS晶体管，其特征在于，所述口袋区的掺杂离子为In，掺杂浓度为 lE14atom/cm3 ?3E14atom/cm3。
14.根据权利要求11所述的MOS晶体管，其特征在于，所述MOS晶体管为PMOS晶体管，所述口袋区的掺杂离子为N型离子。
15.根据权利要求14所述的MOS晶体管，其特征在于，所述口袋区的掺杂离子为As，掺杂浓度为 5E14atom/cm3 ?7E14atom/cm3。
16.根据权利要求11所述的MOS晶体管，其特征在于，还包括:位于源极、漏极和栅极表面的金属娃化物层。
17.根据权利要求16所述的MOS晶体管，其特征在于，所述金属硅化物层的材料包括钴化硅、镍化硅或镍钴化硅中的一种或几种。
【专利摘要】一种MOS晶体管及其形成方法，所述MOS晶体管的形成方法包括：提供半导体衬底；在所述半导体衬底上形成栅极结构，所述栅极结构包括位于半导体衬底表面的栅介质层和位于所述栅介质层表面的栅极，栅极结构下方的部分半导体衬底作为沟道区域；仅在所述栅极结构一侧的半导体衬底内进行口袋离子注入，形成口袋区；在所述栅极结构两侧的半导体衬底内形成源极和漏极，使所述口袋区位于源极与沟道区域之间，所述源极和漏极的掺杂离子类型与口袋区的掺杂离子类型相反。所述方法可以降低MOS晶体管的热载流子效应，提高晶体管的性能。
【IPC分类】H01L21-336, H01L29-06, H01L29-78
【公开号】CN104810291
【申请号】CN201410042093
【发明人】宋慧芳, 程勇, 曹国豪, 王海强
【申请人】中芯国际集成电路制造(上海)有限公司, 中芯国际集成电路制造(北京)有限公司
【公开日】2015年7月29日
【申请日】2014年1月28日