[0062] 例如，可W调节上述两个电阻值"0"和"1"之间的中间电阻值W添加例如两级，并 且各级可W限定为"00"、"01"、"10"和"11"，从而可W记录4个值。换句话说，每个元件可 W记录2位信息。
[0063] 下面说明本实施方案的存储元件1的制造方法。
[0064] 首先，例如，在其中形成有诸如选择晶体管等CMOS电路的基板上形成可W由TiN 制成的下部电极10。之后，必要时，可W进行反向瓣射等W除去下部电极10的表面上的氧 化物等。然后，在下部电极10上形成膜厚为2nm的棚炬）的膜之后，在该膜上通过氧等离 子体进行氧化W形成充当电阻变化层22的氧化棚炬Ox)膜。接着，离子源层21和上部电 极30利用具有适于各层的材料的组成的祀在瓣射装置内通过更换祀依次形成。电极直径 为50~300皿4。合金膜利用各个构成元素的祀一起形成。
[00化]在形成直到上部电极30的膜之后，形成与上部电极30连接的配线层（未示出）， 并且该配线层与构造成获得所有的存储元件1的公用电位的接触部连接。之后，在层压膜 上进行后退火处理。因而，完成了图1中所示的存储元件1。
[0066] 在存储元件1中，如上所述，W上部电极30和下部电极10分别具有正电位和负电 位的方式通过施加电压在电阻变化层22中形成传导路径。因此，降低了电阻变化层22的 电阻值，并且进行了写入。接着，通过施加与在写入时向上部电极30和下部电极10施加的 电压的极性相反的电压使在电阻变化层22中形成的传导路径的金属元素电离并移动到离 子源层21中。可选择地，氧离子从离子源层21移动到电阻变化层22的特别是传导路径部 分。因此，降低了氧缺陷浓度，或提高了氧化状态，因而传导路径被切断。因此，提高了电阻 变化层22的电阻值，并且进行了擦除。另外，通过调节在写入和擦除时施加的电压来控制 中间电阻值，从而使得能够进行多值记录。
[0067] 在一般的微型化存储元件中，减小晶体管的驱动电流W减小写入用的驱动电流； 因此，进一步增大低电阻状态下的电阻值W缩窄低电阻状态和高电阻状态下的电阻值之间 的间隔（电阻间隔）。因此，存储元件微型化的越多，越难控制多值记录中的电阻。
[0068] 更具体地，例如，对于多值操作来说，在窄的电阻间隔中，必需控制通过将窄的电 阻间隔分成四级（2位/单元）或八级（3位/单元）所获得的中间电阻值。因此，为了实现 多值记录，重要的是确保最大驱动电流和写入-可保持最小电流值之间的足够的余量。例 如，在可保持最小电流值为50yA的存储元件的最大驱动电流为50yA的情况下，多值记录 基本上不可能。
[0069] 存储元件的最大驱动电流取决于使用存储元件微型化成多小的过程或者取决于 使用哪种存储元件来确定。如上所述，通常，存在存储元件微型化的越多，驱动电流降低的 越多的趋势。另一方面，最小驱动电流取决于存储层。
[0070] 在本实施方案的存储元件1中，作为构成存储层20的电阻变化层22的材料，使用 了氧（0)和棚炬）。0和B之间的结合能大于形成传导路径的金属元素的氧化物的结合能； 因此，抑制了传导路径的自然氧化。
[0071] 如上所述，在本实施方案中，作为电阻变化层22的材料，使用了与0之间具有大的 结合能的B;因此，抑制了传导路径的自然氧化，并且提高了存储元件1的数据保持性能。因 此，可w提高低电阻状态和高电阻状态之间的中间电阻值的可控性，并且可w提供其中能 够进行多值记录的存储装置。
[0072] (1-2.存储装置）
[0073] 例如，存储装置（存储器）可W由很多W列状或矩阵排列的上述存储元件1构成。 此时，必要时，各个存储元件1可W与元件选择用的MOS晶体管或二极管连接W构成存储单 元，并且进一步可W通过配线与读出放大器、地址译码器W及写入-擦除-读出电路等连 接。
[0074] 图2和图3示出了其中很多存储元件1W矩阵配置的存储装置（存储单元阵列） 的例子，其中图2和图3分别示出了断面构成和平面构成。在该种存储单元阵列中，为各存 储元件1设置与下部电极10侧连接的配线和与上部电极30侧连接的配线W使其彼此相 交，并且例如，各个存储元件1可W配置在该些配线的各个交叉点周围。
[0075] 各个存储元件1共享电阻变化层22、离子源层21和上部电极30。换句话说，电阻 变化层22、离子源层21和上部电极30中的每个都由用于各个存储元件1的公共层（同一 层）构成。上部电极30充当相邻单元的公共平板电极PL。
[0076] 另一方面，由于为各个存储单元单独设置下部电极10,所W相邻的下部电极10彼 此电气隔离，并且各个存储单元的存储元件1限定在与各个下部电极10对应的位置。各个 下部电极10与各个对应的单元选择用的MOS晶体管Tr连接，并且各个存储元件1设置在 该些各个MOS晶体管Tr的上方。
[0077] 各MOS晶体管Tr都包括在通过基板41内的元件分离层42分隔开的区域中形成 的源极/漏极区域43和栅电极44。在栅电极44的壁面上形成侧壁绝缘层。栅电极44也 充当作为各存储元件1的其中一条地址线的字线WL。MOS晶体管Tr中的源极/漏极区域 43中的一个与各存储元件1的下部电极10经由插层45、金属配线层46和插层47电连接。 MOS晶体管Tr中的源极/漏极区域43中的另一个经由插层45与金属配线层46连接。金 属配线层46与作为存储元件1的另一条地址线的位线化（参照图3)连接。需要指出的是， 在图3中，MOS晶体管Tr的有源区域48由虚线表示，并且接触部51与存储元件1的下部 电极10连接，W及接触部52与位线化连接。
[0078] 在该种存储器阵列中，当通过字线WL将MOS晶体管Tr的栅极转到ON状态W向 位线化施加电压时，通过M0S晶体管Tr的源极/漏极向所选择的存储单元的下部电极10 施加电压。该里，当施加到下部电极10上的电压的极性相对于上部电极30 (平板电极化） 的电位为负电位时，如上所述，存储元件1的电阻值变成低电阻状态。因而，向所选择的存 储单元写入信息。接着，当向下部电极10施加相对于上部电极30(平板电极PL)的电位为 正电位的电压时，存储元件1的电阻值再次变成高电阻状态。因此，将写入到所选择的存储 单元中的信息擦除。例如，当读出写入的信息时，可W通过M0S晶体管Tr选择存储单元，并 且向所选择的存储单元施加预定电压或电流。取决于存储元件1的电阻状态而不同的电流 或电压此时通过与位线化或平板电极化的端部连接的读出放大器等检测出。需要指出的 是，施加到所选择的存储单元的电压或电流低于存储元件1的电阻值的状态变化时的电压 等的阔值。
[0079] 如上所述，本实施方案的存储装置适用于各种类型的存储装置。例如，存储装置适 用于诸如在其上仅可W进行一次写入的PROM、在其上可W进行电擦除的邸PROMW及在其 上可W进行高速写入、擦除和再现的所谓的RAM等任意的存储器类型。
[0080] 下面说明上述第一实施方案的变形例（变形例1)、第二实施方案及其变形例（变 形例2)。需要指出的是，相同的部件由与上述第一实施方案中相同的附图标记表示，并且不 再作进一步说明。
[0081] (2.变形例 1)
[0082] 图4示出了根据上述第一实施方案的变形例的存储元件3的断面构成。在本变形 例中的存储元件3与第一实施方案的不同之处在于，构成存储层60的电阻变化层62具有 层叠构造。
[0083] 存储层60与第一实施方案一样，具有从上部电极30侧按顺序层叠有离子源层61 和电阻变化层22的构成。在该种情况下，离子源层61包含在电阻变化层62中形成传导路 径的元素（可移动元素），并且离子源层61的构成材料与上述离子源层21的相似。
[0084] 如上所述，电阻变化层62具有层叠构造，并且由含有棚炬）的第一电阻变化层62A 和含有另一种元素或其氧化物或其氮化物的第二电阻变化层62B构成。第一电阻变化层 62A和第二电阻变化层62B的层叠顺序没有特别的限制，并且如图4所示，含有B的第一电 阻变化层62A可W设置成离下部电极10更近或离上部电极30更近（离离子源层61更近）。
[0085] 构成第一电阻变化层62A的元素除了上述B之外还可W优选含有氧（0)。需要指 出的是，在第二电阻变化层62B含有0的情况下，