半导体元件搭载用基板及其制造方法
【技术领域】
[0001]本发明涉及在金属板的表面具备成为端子等的镀敷层的半导体元件搭载用基板及其制造方法。
【背景技术】
[0002]已知在具有导电性的基体材料的一面侧，形成实施了预定的构图的抗蚀剂(resist)掩模，在从抗蚀剂掩模露出了的基体材料上使导电性金属电沉积而形成半导体元件搭载用的金属层和用于与外部连接的电极层，去除该抗蚀剂掩模，从而形成半导体元件搭载用基板，在形成了的半导体元件搭载用基板上搭载半导体元件并实施引线键合之后进行树脂密封，去除基体材料，得到在树脂侧使电沉积了的导电性金属的背面侧露出了的半导体装置。
[0003]在专利文献I中，记载了通过超过形成了的抗蚀剂掩模而使导电性金属电沉积，得到在半导体元件搭载用的金属层和用于与外部连接的电极层的上端部周缘具有伸出部的半导体元件搭载用基板，在树脂密封时金属层和电极层的伸出部成为侵入树脂的形式而可靠地在树脂侧残留。
[0004]在专利文献2中，记载了通过在形成抗蚀剂掩模时使用散射紫外光按照梯形形成抗蚀剂掩模而按照逆梯形的形状形成金属层或者电极层。
[0005]在专利文献3中，记载了通过对金属层的表面赋予粗化面而使与密封树脂的接触面积增加，使金属层和树脂密封的紧贴力提高，金属层的伸出部可靠地在树脂侧残留。
[0006]专利文献1:日本特开2002-9196号公报
[0007]专利文献2:日本特开2007-103450号公报
[0008]专利文献3:日本特开2009-141274号公报
【发明内容】
[0009]在专利文献I所示的超过抗蚀剂掩模而使导电性金属电沉积的方法中，使其抗蚀剂掩模悬垂而形成要形成的镀敷层，难以控制其悬垂量，存在形成的镀敷层的全部未成为相同的檐长度的问题、如果伸出部变大则与相邻的镀敷层连接的问题。另外，如果镀敷层变薄，则伸出部的宽度和厚度都变小，所以还存在与树脂的紧贴性降低的问题。另外，悬垂的镀敷层的上表面按照镀敷的纵向和横向的成长比例的关系成为球状，所以还成为使键合的可靠性降低的主要原因。
[0010]另外，在专利文献2所示的使用散射紫外光而按照梯形形成抗蚀剂层的开口部的剖面形状的方法中，在使用的抗蚀剂层的厚度是直至25 μπι程度的厚度时有效，形成的金属层或者电极层的厚度成为直至约20 μπι程度。例如，在使抗蚀剂层变厚而成为50 μπι程度的情况下，紫外光被抗蚀剂吸收，而越是基体材料方向，光越衰减，所以开口部的剖面形状中的梯形的角度接近90度(即长方形)，进而比其更大而成为上边短的普通的梯形形状，金属层或者电极层的形状不形成逆梯形，所以金属层或者电极层和树脂的紧贴性降低。
[0011]另外，已知仅通过如专利文献3所示使半导体元件安装面侧的连接端子面的表面粗化，由于无铅封装形成后的密封树脂和引线端子的紧贴力不足，发生端子脱落的不良情况。
[0012]为了进一步提高该电极层和树脂的紧贴性，仅通过对电极层表面赋予粗面性状尚不足，为了提高与密封树脂的紧贴，进一步增加紧贴面积，因此增大电极层的厚度，进而形成具有向树脂侵入那样的逆梯形的剖面形状的电极是有效的。
[0013]S卩，即使以使电极层的厚度变厚的方式使用25 μπι以上的厚度的抗蚀剂也能够形成逆梯形的抗蚀剂层，进而通过粗化蚀刻液处理表面，从而能够对电极表面赋予粗面形状，由此，能够制造5?ΙΟΟμπι程度的厚度的电极层(之后形成镀敷层10的一侧)的剖面形状成为逆梯形、并且表面成为粗面而形成的半导体元件搭载用基板。
[0014]因此，本发明的半导体元件搭载用基板的制造方法是鉴于这样的课题而完成的，提供一种通过电极层的剖面形状为大致逆梯形的形状、并且其表面形成为粗面而提高了电极层和树脂的紧贴性的半导体元件搭载用基板。
[0015]因此，本发明的半导体元件搭载用基板的制造方法的第I发明是一种半导体元件搭载用基板的制造方法，其特征在于，依次经过下述(a)?(h)的工序:
[0016](a)在金属板的表面，使用通过各自不同的波长提高了灵敏度的2种抗蚀剂，形成由下抗蚀剂层和上抗蚀剂层这2层构成的抗蚀剂层的工序；
[0017](b)在所述下抗蚀剂层未曝光的状态下，按照预定图案对所述上抗蚀剂层进行曝光的工序；
[0018](c)显影工序，在所述上抗蚀剂层中形成预定图案的开口部，从所述开口部，针对未曝光状态的所述下抗蚀剂层，通过所述上抗蚀剂层的图案来形成开口部而部分性地露出所述金属板的表面；
[0019](d)对所述下抗蚀剂层进行曝光而使得硬化的工序；
[0020](e)在从所述下抗蚀剂层露出了的所述金属板的表面，形成预定的镀敷层的工序;
[0021](f)通过蚀刻处理使所述镀敷层的表面成为粗化面的工序；
[0022](g)在所述(f)的工序中形成了的所述粗化面上进行键合用的贵金属镀敷的工序；以及
[0023](h)剥离包括由所述下抗蚀剂层和上抗蚀剂层这2层构成的抗蚀剂层在内的所有抗蚀剂层的工序。
[0024]本发明的第2发明在第I发明的半导体元件搭载用基板的制造方法中，其特征在于，在(C)的显影工序中，关于该下抗蚀剂层，通过从设置于上抗蚀剂层的开口部起使显影进展，部分性地露出金属板的表面，并在下抗蚀剂层中形成开口部，从而在下抗蚀剂层中设置了的开口部的剖面形状是逆梯形形状。
[0025]本发明的第3发明在第I以及第2发明的半导体元件搭载用基板的制造方法中，其特征在于，将下抗蚀剂层和上抗蚀剂层合起来的2层的抗蚀剂层的厚度大于在(e)的工序中形成的在金属板的表面设置的镀敷的厚度。
[0026]本发明的第4发明在第I至第3发明的半导体元件搭载用基板的制造方法中，其特征在于，在(b)的工序中，在用于曝光的光源与形成了预定图案的掩模之间设置从光源的光提取预定波长的光的滤光器，使用通过该滤光器提取了的预定波长的光而仅对上抗蚀剂层进行曝光。
[0027]本发明的第5发明是一种半导体元件搭载用基板，其特征在于，依次经过如下工序制造:在金属板的表面，使用主要的感光波长不同的抗蚀剂，形成由下抗蚀剂层和上抗蚀剂层这2层构成的抗蚀剂层的工序；在该下抗蚀剂层未曝光的状态下，按照预定图案对上抗蚀剂层进行曝光的工序；显影工序，在上抗蚀剂层中，按照预定图案形成开口部，从该开口部，针对未曝光状态的下抗蚀剂层，通过上抗蚀剂层的图案来形成开口部而部分性地露出金属板的表面；对该下抗蚀剂层进行曝光而使得硬化的工序；在从下抗蚀剂层露出了的金属板的表面，形成预定的镀敷层的工序；通过蚀刻处理在该镀敷层的表面形成粗化面的工序；在该粗化面上形成键合用的贵金属镀敷层的工序；以及剥离包括由下抗蚀剂层和上抗蚀剂层这2层构成的抗蚀剂层在内的所有抗蚀剂层的工序，其中，镀敷层的剖面形状是大致逆梯形的形状，并且镀敷层的表面是粗化面。
[0028]本发明的第6发明在第5发明的半导体元件搭载用基板中，其特征在于，在金属板的表面形成了的镀敷层的表面具有粗化面，在该镀敷层的粗化面上设置的键合用的贵金属镀敷层的厚度是能够维持镀敷层的粗化面的粗糙度的厚度。
[0029]本发明的第7发明在第5以及第6发明的的半导体元件搭载用基板中，其特征在于，键合用贵金属镀敷层的厚度是1.5 μπι以下。
[0030]本发明的第8发明在第5至第7发明的的半导体元件搭载用基板中，其特征在于，键合用贵金属镀敷层由Au层、Ag层、Pd层、Pd/Au(2层)、Pd/Ag(2层)、以及Au/Pd(2层)中的某一个层结构构成。
[0031]本发明的第9发明在第5至第8发明的半导体元件搭载用基板中，其特征在于，在金属板上形成的镀敷层是2种以上的金属，具有2层以上的层。
[0032]本发明的第10的发明在第5至第9发明的半导体元件搭载用基板中，其特征在于，在所述金属板的表面形成的所述键合用贵金属镀敷层正下方的镀敷层由铜、镍、或者它们的合金组成物