储器元件40的电流被称为设置电流。经过设置操作后的存储器元件40的状态被称为设置状态。
[0047]在设置操作中，通过插入电流限制层22，适当地抑制流经字线30和局域位线20之间的电流，并且抑制丝24f的厚度以使其不至于过厚。
[0048]接着，在图3B中，将相对于字线30的低电势施加到局域位线20。从而，金属离子24a从电阻改变层26返回到金属离子源层24侧，并且丝24f的下端移动离开字线30。换而言之，丝24f和字线30变为非接触。从而，存储器元件40的电阻从低电阻状态“I”转变为高电阻状态“ O ”，并且擦除了写入存储器元件40中的数据。
[0049]如同上述，这种操作被称为复位操作。存储器元件40在复位操作之后的状态被称为复位状态。
[0050]图4A至图9B为示出了根据第一实施例的非易失性存储器器件的制造工艺的示意性视图。数字带A的图示出了示意性界面视图，并且数字带B的图示出了示意性平面视图。
[0051]首先，如图4A和4B所示，通过选择器50在全局位线10上形成第一层叠体70。在第一层叠体70中，在Z方向交替层叠字线30和层间绝缘膜61。第一层叠体70包括层间绝缘膜60和62。
[0052]在此阶段中，如图1A所示，全局位线10在X方向延伸，并且被布置在Y方向。字线30处于被处理成线配置之前的状态，并且为在X-Y平面延伸的导电层。
[0053]接着，如5A和5B所示，通过RIE(反应离子刻蚀)在第一层叠体70中形成沟槽75。沟槽75被在Z方向挖掘，并且在Y方向延伸。
[0054]通过形成沟槽75，暴露位于沟槽75的底部75b的选择器50。通过用沟槽75在X方向分离的第一层叠体70，形成在Y方向延伸并且被布置在Z方向的多个字线30。
[0055]接着，如图6A和6B所示，通过CVD (化学气相沉积)、ALD (原子层沉积)、镀敷等等，在沟槽75的内侧表面75w和底部75b上形成电阻改变层26。
[0056]接着，如7A和7B所示，通过RIE去除在沟槽75的底部75b上沉积的电阻改变层26。从而，再次暴露选择器50。由于电阻改变层26的电阻值高，从沟槽75的底部75b去除电阻改变层26改善了选择器50和局域位线20之间的电接触。
[0057]在本实施例中，从沟槽75的底部75b去除沉积的涂层的工艺被称为底部蚀刻。
[0058]随后，通过CVD、ALD、镀敷等等将金属离子源层24沉积在电阻改变层26和沟槽75的底部75b上，并且进行金属离子源层24的底部蚀刻。随后，通过CVD、ALD、镀敷等等将电流限制层22沉积在金属离子源层24和沟槽75的底部75b上，并且进行电流限制层22的底部蚀刻。随后，通过CVD、ALD、镀敷等等将局域位线20沉积在电流限制层22和沟槽75的底部75b上。必要时，在这些涂层被层叠的层叠体的上表面进行CMP (化学机械抛光)，并且将上表面平坦化。此状态在图8A和图8B中示出。
[0059]从而，在沟槽75中形成第二层叠体71。在第二层叠体71中，局域位线20、电流限制层22、金属离子源层24和电阻改变层26被层叠在X方向。
[0060]这里，局域位线20与选择器50相接触，并且在Y方向延伸。在此阶段中，局域位线20处于被处理成线配置之前的状态，并且为在Y-Z平面延伸的层。在局域位线20和多个字线30之间提供电流限制层22，并且该电流限制层22与局域位线20相接触。
[0061]在电流限制层22和多个字线30之间提供金属离子源层24。在金属离子源层24和多个字线30之间提供电阻改变层26。
[0062]接着，如图9A和9B所示，在第二层叠体71中形成沟槽76以在Y方向分离第二层叠体71。通过这样的制造工艺，形成图1A所示的非易失性存储器器件1A。
[0063]在非易失性存储器器件IA中，由于在金属离子源层24和多个字线30之间提供电阻改变层26，布置在Z方向的多个字线30未电短路。
[0064]例如，在电阻改变层26和多个字线30之间提供在Z方向延伸的金属离子源层24的结构中，布置在Z方向的多个字线30将通过金属离子源24彼此短路。随后，这种结构将不能用作非易失性存储器器件。
[0065]在非易失性存储器器件IA中，在局域位线20和金属离子源层24之间插入电流限制层22。电流限制层22作为所谓的阻挡层，以防止局域位线20和金属离子源层24之间的金属相互扩散。
[0066]这样，第一实施例提供了具有高可靠性的非易失性存储器器件1A。
[0067]第二实施例
[0068]图10为示出了根据第二实施例的非易失性存储器器件的示意性截面视图。
[0069]在根据第二实施例的非易失性存储器器件2A中，全局位线10在X方向延伸。局域位线20在Z方向延伸，并且其下端20d位于全局位线10之上。多个字线30在Y方向延伸，并且被布置在Z方向。在全局位线10和局域位线20的下端20d之间提供选择器50。
[0070]金属离子源层24与局域位线20相接触，并且被提供在局域位线20和多个字线30之间。在金属离子源层24和多个字线30之间提供电阻改变层26。
[0071]在非易失性存储器器件2A中，在选择器50和局域位线20的下端20d之间提供电流限制层23。例如，电流限制层23的组成与电流限制层22的组成相同。在将多个字线30和层间绝缘膜60至62形成在选择器50上之前，在选择器50上形成电流限制层23。
[0072]在非易失性存储器器件2A中，在选择器50和局域位线20之间提供电流限制层23。从而，在设置操作中，在字线30和局域位线20之间不会有过量电流流动。
[0073]在第二实施例中，在局域位线20下设置电流限制层23。从而，可以省略第二层叠体71中的电流限制层22，并且因而减小第二层叠体71的厚度以使非易失性存储器器件在X方向按比例缩减。
[0074]第三实施例
[0075]图11为示出了根据第三实施例的非易失性存储器器件的示意性截面视图。
[0076]在根据第三实施例的非易失性存储器器件3A中，全局位线10在X方向延伸。局域位线20在Z方向延伸，并且其下端20d位于全局位线10之上。多个字线30在Y方向延伸，并且被布置在Z方向。在全局位线10和局域位线20的下端20d之间提供选择器50。
[0077]电流限制层22与局域位线20相接触，并且被提供在局域位线20和多个字线30之间。在电流限制层22和多个字线30之间提供电阻改变层26。
[0078]在非易失性存储器器件3A中，在电流限制层22和金属离子源层25之间提供电阻改变层26。选择性地将金属离子源层25与字线30的侧部30w相接触。金属离子源层25的组成与金属离子源层24的组成相同。在电阻改变层26和每个多个字线30之间提供金属离子源层25。未在相邻字线30之间的位置和电阻改变层26之间提供金属离子源层25。换而言之，在电阻改变层26和多个字线30之间提供金属离子源层25，并且沿着局域位线20，在相邻字线30之间分开金属离子源层25。换而言之，在电阻改变层26和多个字线30之间提供金属离子源层25。沿着局域位线20，在相邻字线30之间分开金属离子源层25。
[0079]图12A至图13B为示出了根据第三实施例的非易失性存储器器件的制造工艺的示意性截面视图。
[0080]首先，如图12A所示，在第一层叠体70中形成沟槽75。沟槽75被在Z方向挖掘，并且在Y方向延伸。
[0081]接着，如图12B所示，在暴露在沟槽75的字线30的侧部30w上进行侧蚀刻。从而，在字线30的侧部30w和沟槽75的内侧表面75w之间形成高度(level)差。
[0082]接着，如图13A所示，通过选择性的CVD或者选择性的镀敷，选择性地在字线30的侧部30w上形成金属离子源层25。
[0083]此后，如图13B所示，在沟槽75中形成电阻改变层26、电流限制层22和局域位线20。通过这样的制造工艺，在每个字线30的侧部30w选择性地形成金属离子源层25。
[0084]在非易失性存储器器件3A中，选择性地将金属离子源层25与每个字线30的侧部30w相接触。从而，从金属离子源层25释放的金属离子的扩散范围在要储存数据的存储器元件40内，并且金属离子不太可能扩散到其它存储器元件40。即，在非易失性存储器器件3A中，数据写入的可靠性得到进一步改善。
[0085]第四实施例
[0086]不进行上述的底部蚀刻来形成非易失性存储器器件也是可能的。
[0087]图14A和图14B为示出了根据第四实施例的非易失性存储器器件的示意性截面视图。
[0088]本例中，非易失性存储器器件IB具有如图14A所示的结构，在该结构中，在选择器50和局域位线20的下端20d之间提供金属离子源层24和电流限制层22。
[0089]关于电流限制层22，在局域位线20和多个字线30之间提供的电流限制层22与在选择器50和局域位线20的下端之间提供的电流限制层22，形成沿着局域位线20的连续层。
[0090]