半导体层叠结构体和半导体元件的制作方法
【专利摘要】本发明提供具有Ga2O3基板和Ga2O3基板上的晶体品质高的氮化物半导体层的半导体层叠结构体及包括该半导体层叠结构体的半导体元件。在一个实施方式中，提供半导体层叠结构体(1)，其具有：β-Ga2O3基板(2)，其包含将从(-201)面朝向[102]方向倾斜的面作为主面(2a)的β-Ga2O3晶体；以及氮化物半导体层(4)，其包含在β-Ga2O3基板(2)的主面(2a)上通过晶体外延生长而形成的AlxGayInzN(0≤x≤1，0≤y≤1，0≤z≤1，x+y+z＝1)晶体。
【专利说明】半导体层叠结构体和半导体元件
【技术领域】
[0001] 本发明涉及半导体层叠结构体和半导体元件。
【背景技术】
[0002] 以往，已知具有Ga2O3基板和在Ga2O3基板上生长的GaN层的光学器件用基板（例 如，参照专利文献1)。在专利文献1中，是在以（100)面为主面的Ga2O3基板上生长GaN层。 [0003] 现有抟术f献
[0004] 专利f献
[0005] 专利文献1 :特开2009-227545号公报
【发明内容】
[0006] 发明要解决的问是页
[0007] 在具有Ga2O3基板和在Ga2O3基板上生长的GaN层的层叠结构体中，为了降低GaN 层上形成的器件的漏电流和提高器件特性的可靠性，在Ga2O3基板上生长高品质的GaN晶体 是重要的。
[0008] 因此，本发明的目的在于，提供具有Ga2O3基板和Ga2O3基板上的晶体品质商的氣化 物半导体层的半导体层叠结构体及包括该半导体层叠结构体的半导体元件。
[0009] 用于解决问题的方案
[0010] 为了达到上述目的，本发明的一方面提供[1]?[5]的半导体层叠结构体。
[0011] [1] 一种半导体层叠结构体，其具有：基板，其包含将从（-201)面朝向[102]方向 倾斜的面作为主面的β-Ga2O3晶体；以及氮化物半导体层，其包含在上述基板的上述主面 上通过晶体外延生长而形成的AlxGayInzN(0彡1彡1，0彡7彡1，0彡2彡1，x+y+z= 1) 晶体。
[0012] [2]根据上述[1]所述的半导体层叠结构体，其中，上述主面是从（-201)面朝向
[102]方向以0.5°?2. 5°的偏离角（offangle)倾斜且朝向[010]方向以-1.0°? 1.0°的偏离角倾斜的面。
[0013] [3]根据上述[2]所述的半导体层叠结构体，其中，上述主面是从（-201)面朝向
[102]方向以1.0°?2.0°的偏离角倾斜且朝向[010]方向以-0.5°?0.5°的偏离角倾 斜的面。
[0014] [4]根据上述[1]?[3]中的任一项所述的半导体层叠结构体，其中，在上述基板 与上述氮化物半导体层之间具有包含AlxGayInzN(0彡1彡1，0彡7彡1，0；^彡1，x+y+z =1)晶体的缓冲层。
[0015] [5]根据上述[1]?[3]中的任一项所述的半导体层叠结构体，其中，上述氮化物 半导体层包含GaN晶体。
[0016] 另外，为了达到上述目的，本发明的另一方面提供[6]的半导体元件。
[0017] [6] -种半导体元件，其包括上述[1]?[3]中的任一项所述的半导体层叠结构 体。
[0018] 发明效果
[0019]根据本发明，能够提供具有Ga2O3基板和Ga2O3基板上的晶体品质高的氮化物半导 体层的半导体层叠结构体及包括该半导体层叠结构体的半导体元件。
【专利附图】
【附图说明】
[0020] 图1是第1实施方式所涉及的半导体层叠结构体的垂直剖面图。
[0021] 图2是示出β-Ga2O3晶体的单元晶格与β-Ga2O3基板的主面的方位关系的示意 图。
[0022] 图3Α是本实施方式所涉及的氮化物半导体层的一例的表面照片。
[0023] 图3Β是比较例所涉及的氮化物半导体层的表面照片。
[0024] 图4Α是示出β-Ga2O3基板的主面的偏离角的大小与氮化物半导体层的表面凹陷 的密度的关系的坐标图。
[0025] 图4Β是示出β-Ga2O3基板的主面的偏离角的大小与氮化物半导体层的表面凹陷 的密度的关系的坐标图。
[0026] 图5是第2实施方式所涉及的LED元件的垂直剖面图。
【具体实施方式】
[0027]〔第1实施方式〕
[0028](半导体层叠结构体的结构）
[0029] 图1是第1实施方式所涉及的半导体层叠结构体1的垂直剖面图。半导体层叠结 构体1具有：β-Ga2O3基板2;以及氮化物半导体层4,其是在β-Ga2O3基板2的主面2a上 通过晶体外延生长而形成的。另外，如图1所示，为了缓和P-Ga2O3基板2与氮化物半导体 层4的晶格失配，优选在β-Ga2O3基板2与氮化物半导体层4之间设置缓冲层3。
[0030]β-Ga2O3基板2包含β-Ga2O3晶体。β-Ga2O3基板2也可以含有Si等导电型杂 质。β-Ga2O3基板2的厚度例如为400μm。
[0031]缓冲层3包含AlxGayInzN(0 1，0<ζ?^ l，x+y+z=1)晶体。缓 冲层3可以在P-Ga2O3基板2上形成为岛状，也可以形成为膜状。缓冲层3也可以含有Si等导电型杂质。
[0032] 另外，缓冲层3尤其优选包含AlxGayInzN晶体中的AlN晶体（X= 1，y=z= 0)。 在缓冲层3包含AlN晶体的情况下，β-Ga2O3基板2与氮化物半导体层4的紧贴性进一步 提高。缓冲层3的厚度例如为1?5nm。
[0033] 缓冲层3例如是通过在β-Ga2O3基板2的主面2a上在370?500°C程度的生长 温度以外延方式生长AlxGayInzN(0彡叉彡1，0彡7彡1，0；^彡1，x+y+z= 1)晶体而形 成的。
[0034] 氮化物半导体层4包含AlxGayInzN(0彡X彡1，0彡y彡1，0彡z彡1，x+y+z=1) 晶体，尤其优选包含容易得到高品质的晶体的GaN晶体（y= 1，X=z= 0)。氮化物半导 体层4的厚度例如为5μm。氮化物半导体层4也可以含有Si等导电型杂质。
[0035] 氮化物半导体层4例如是通过在β-Ga2O3基板2的主面2a上隔着缓冲层3以 1000°程度的生长温度以外延方式生长AlxGayInzN(0彡X彡1，0彡y彡1，0彡Z彡l，x+y+z=1)晶体而形成的。
[0036]β-Ga2O3基板2的主面2a是从（-201)面朝向[102]方向倾斜的面，即法线向量 从（-201)面的法线向量朝向[102]方向倾斜的面。
[0037] 另外，优选P-Ga2O3基板2的主面2a是从（-201)面朝向[102]方向以0.5°? 2. 5°的偏离角倾斜且朝向[010]方向以-1.0°?1.0°的偏离角倾斜的面，即法线向量从 (-201)面的法线向量朝向[102]方向倾斜0.5°?2. 5°且朝向[010]方向倾斜-L0°? 1.0°的面。
[0038] 而且，更优选P-Ga2O3基板2的主面2a是从（-201)面朝向[102]方向以1.0°? 2.0°的偏离角倾斜且朝向[010]方向以-0.5°?0.5°的偏离角倾斜的面，即法线向量从 (-201)面的法线向量朝向[102]方向倾斜L0°?2.0°且朝向[010]方向倾斜-0.5°? 0.5°的面。
[0039] 通过在这种作为从（-201)面倾斜的面的β-Ga2O3基板2的主面2a上以外延方式 生长AlxGayInzN(0 1，0；^彡l，x+y+z= 1)晶体，能够得到晶体品质高 的氮化物半导体层4。
[0040] 图2是示出β-Ga2O3晶体的单元晶格与β-Ga2O3基板2的主面2a的方位关系的 示意图。图2的Θ表示从（-201)面朝向[102]方向的偏离角。此外，在图2中，从（-201) 面朝向[010]方向的偏离角设为〇°。
[0041] 图2中的单元晶格2b是β-Ga2O3晶体的单元晶格。β-Ga2O3晶体具有 属于单斜晶系的β-gallia结构，不含杂质的β-Ga2O3晶体的典型的晶格常数为 a〇=12.23.A、b〇=3.04A、C0=5.8〇A、a=Y= 90。、β=103.7。。在此，aQ、b0、 C(!分别表不[100]方向、[010]方向、[001]方向的轴的长度。
[0042] 以往，在以（-201)面为主面的P-Ga2O3基板上形成氮化物半导体层的情况下，提 高氮化物半导体层的晶体品质的P-Ga2O3基板的偏离（off)方向和偏离角是未知的。
[0043] 若在无偏离角的（-201)面上形成氮化物半导体层，则氮化物半导体层的偏离角 变大，表面显著地表现出波状形态（台阶聚集现象（stepbunching))，晶体表面凹陷（表面 上产生的孔）的产生密度变高。其结果是，氮化物半导体上形成的结构例如具有p-n结的 发光元件的器件结构中的漏电流增加，结果招致可靠性下降。
[0044] 本发明的发明人查明，以（-201)面为主面的P-Ga2O3基板和该主面上所生长的 AlxGayInzN(0 1，0彡7彡1，0彡2彡1，x+y+z= 1)晶体的从（-201)面的偏离角的 差在[102]方向约为1.5°，在[010]方向约为0°。并且发现，该偏离角的差是氮化物半 导体层的晶体品质低的原因，通过将与该偏离角的差对应的大小的偏离角设置于P-Ga2O3 基板的主面，能够改善氮化物半导体层的晶体品质。
[0045] 图3A是本实施方式所涉及的氮化物半导体层4的一例的表面照片。图3B是比较 例所涉及的氮化物半导体层的表面照片。
[0046] 图3A所示的氮化物半导体层4包含厚度为6μm的掺杂有Si的GaN晶体，通过以 下方式得到：在将从（-201)面朝向[102]方向以1. 5°的偏离角倾斜且朝向[010]方向以 0°的偏离角倾斜的面作为主面2a的β-Ga2O3基板2上，以生长温度450°C生长AlN晶体 而形成缓冲层3,在该缓冲层3上以生长温度1050°C生长掺杂有Si的GaN晶体。
[0047]图3B所示的氮化物半导体层包含厚度为6μm的掺杂有Si的GaN晶体，通过以下 方式得到：在将无偏离角的（-201)面作为主面的P-Ga2O3基板上，以生长温度450°C生长 AlN晶体而形成缓冲层，并在该缓冲层上以生长温度1050°C生长掺杂有Si的GaN晶体。 [0048]图3A所示的氮化物半导体层4与图3B所示的比较例的氮化物半导体层的制造条 件的差别仅在于β-Ga2O3基板的主面的偏离角的有无，但在图3A的氮化物半导体层4的表 面的形态中未看到台阶聚集现象，而在图3Β的氮化物半导体层的表面的形态中能看到台 阶聚集现象。另外，图3Α的氮化物半导体层4的表面的凹陷密度为1. 25个/cm2，图3Β的 氮化物半导体层的表面中为420个/cm2。
[0049] 这些结果表明，图3A所示的本实施方式的氮化物半导体层4与图3B所示的比较 例的氮化物半导体层相比，晶体品质高。
[0050] 图4A、图4B是示出β-Ga2O3基板2的主面2a的偏离角的大小与氮化物半导体层 4的表面凹陷的密度的关系的坐标图。图4A的横轴表不从（-201)面朝向[102]方向的偏 离角，图4B的横轴表示从（-201)面朝向[010]方向的偏离角。图4A、图4B的纵轴表示氮 化物半导体层4的表面的凹陷密度。
[0051] 图4A、图4B的测定中使用的氮化物半导体层4包含厚度为6μm的掺杂有Si的 GaN晶体，通过以下方式得到：在β-Ga2O3基板2上，以生长温度450°C生长AlN晶体而形成 缓冲层3,并在该缓冲层3上以生长温度1050°C生长掺杂有Si的GaN晶体。
[0052] 图4A示出将从（-201)面朝向[010]方向的偏离角固定为0°而使朝向[102]方 向的偏离角从〇. 0°变化至4. 0°时的氮化物半导体层4的表面的凹陷密度的变化。
[0053] 如图4A所示，氮化物半导体层4的表面的凹陷密度在从（-201)面朝向[102]方 向的偏离角为1.5°时取最小值。
[0054] 图4A示出在从（-201)面朝向[102]方向的偏离角为1·5±0· 5°即1.0°?2.0° 时凹陷密度尤其小。另外，示出在从（-201)面朝向[102]方向的偏离角为1.5±1.0°即 0.5°?2. 5°时，凹陷密度为无偏离角（0° )时的大概一半以下。
[0055] 在此，例如设想使用半导体层叠结构体1来制造LED芯片，则在从（-201)面朝向
[102]方向的偏离角为0.5°?2. 5°时，氮化物半导体层4的凹陷密度大概为200个/cm2 以下，在制造300μm见方程度的小型的LED芯片时能够以实际生广上可接受的成品率制 造。而且，在从（-201)面朝向[102]方向的偏离角为1.0°?2.0°时，氮化物半导体层4 的凹陷密度大概为20个/cm2以下，在制造Imm见方程度的大型的LED芯片时能够以实际 生产上可接受的成品率制造。此外，LED芯片越大，能够容许的凹陷密度越小，这是因为：即 使在晶片状态下的凹陷密度是相同的，当切成芯片尺寸时，芯片尺寸越大，在芯片内含有凹 陷的概率也越高。
[0056]图4B示出将从（-201)面朝向[102]方向的偏离角固定为L5°而使向[010]方 向的偏离角从-2. 0°变化至2. 0°时的氮化物半导体层4的表面凹陷的密度的变化。
[0057] 如图4B所示，氮化物半导体层4的表面凹陷的密度在从（-201)面朝向[010]方 向的偏离角为〇.〇°时取最小值。
[0058] 图4B示出在从（-201)面朝向[010]方向的偏离角为0· 0±1· 0°即-1. 0°? 1.0°时凹陷密度较小，在从（-201)面朝向[010]方向的偏离角为0.0±0. 5°即-0.5°? 0.5°时凹陷密度尤其小。
[0059] 从图4A、图4B可以看出，为了得到晶体品质高的氮化物半导体层4,优选P-Ga2O3 基板2的主面2a是从（-201)面朝向[102]方向以0.5°?2. 5°的偏离角倾斜且朝向
[010]方向以-1. 0°?1. 0°的偏离角倾斜的面，更优选是从（-201)面朝向[102]方向以 1.0°?2.0°的偏离角倾斜且朝向[010]方向以-0.5°?0.5°的偏离角倾斜的面。另 夕卜，在氮化物半导体层4包含GaN晶体以外的AlxGayInzN(0彡X彡1，0彡y彡1，0彡z彡1， x+y+z= 1)晶体的情况下，也能得到与图4A、图4B所示同样的结果。
[0060]〔第2实施方式〕
[0061](半导体元件的结构）
[0062] 第2实施方式是关于包括第1实施方式的半导体层叠结构体1的半导体元件的方 式。以下，作为该半导体元件的一例，说明LED元件。
[0063] 图5是第2实施方式所涉及的LED元件10的垂直剖面图。LED元件10具有： β-Ga2O3基板11 ;β-Ga2O3基板11上的缓冲层12 ;缓冲层12上的η型包覆层13 ;n型包覆 层13上的发光层14 ;发光层14上的p型包覆层15 ;p型包覆层15上的接触层16 ;接触层 16上的p型电极17 ;以及P-Ga2O3基板11的与缓冲层12相反一侧的面上的η型电极18。
[0064] 另外，包括缓冲层12、η型包覆层13、发光层14、ρ型包覆层15以及接触层16的 层叠体的侧面被绝缘膜19覆盖。
[0065]在此，β-Ga2O3基板11、缓冲层12以及η型包覆层13分别相当于构成第1实施方 式的半导体层叠结构体1的β-Ga2O3基板2、缓冲层3以及氮化物半导体层4。β-Ga2O3基 板11、缓冲层12以及η型包覆层13的厚度例如分别为400μm、5nm、5μm。
[0066] 发光层14例如包含3层的多量子阱结构及其上的厚度为IOnm的GaN晶体膜。各 多量子阱结构包含厚度为8nm的GaN晶体膜和厚度为2nm的InGaN晶体膜。发光层14例 如是通过以生长温度750°C在η型包覆层13上以外延方式生长各晶体膜而形成的。
[0067] ρ型包覆层15例如是厚度为150nm的含有浓度为5. 0XIO1Vcm3的Mg的GaN晶体 膜。P型包覆层15例如是通过以生长温度KKKTC在发光层14上以外延方式生长含有Mg 的GaN晶体而形成的。
[0068] 接触层16例如是厚度为IOnm的含有浓度为I. 5X IO2tVcm3的Mg的GaN晶体膜。 接触层16例如是以生长温度1000°C在ρ型包覆层15上以外延方式生长含有Mg的GaN晶 体而形成的。
[0069] 在缓冲层12、η型包覆层13、发光层14、ρ型包覆层15以及接触层16的形成中， 能够使用TMG(三甲基镓）气体作为Ga原料，使用TMI(三甲基铟）气体作为In原料，使用(C2H5)2SiH2(二乙基硅烷）气体作为Si原料，使用Cp2Mg(双环戊二烯镁）气体作为Mg原 料，使用NH3(氨）气体作为N原料。
[0070] 绝缘膜19包含由SiO2等构成的绝缘材料，例如利用溅射法形成。
[0071]ρ型电极17和η型电极18是分别与接触层16和β-Ga2O3基板11进行欧姆接触 的电极，例如利用蒸镀装置形成。
[0072]LED元件10是通过以下方式得到的：在晶片状态的β-Ga2O3基板11上，形成缓冲 层12、η型包覆层13、发光层14、ρ型包覆层15、接触层16、ρ型电极17以及η型电极18， 然后，通过切割将它们分离成例如300μm见方的芯片尺寸。
[0073]LED元件10例如是从β-Ga2O3基板11侧出射光的LED芯片，使用Ag膏安装于罐 式（cantype)管座（stem)。
[0074] 以下，通过将包括以无偏离角的（-201)面为主面的β-Ga2O3基板的LED元件用作 比较例的实验结果来说明本实施方式的LED元件10的特性。作为比较例的LED元件的除 了β-Ga2O3基板以外的构成与本实施方式的LED兀件10相同。
[0075] 首先，使用Ag膏将LED元件10和比较例的LED元件分别安装于罐式管座，测定向 电极间施加2.OV的正向电压时的电流值（漏电流的大小）。
[0076] 其结果是，比较例的LED元件中的电流值为10. 20μA，而LED元件10中的电流值 为0.08μA。从该结果能确认到，在LED元件10中，抑制了漏电流的产生。
[0077] 其次，在LED元件10和比较例的LED元件中流过IOOmA的正向电流，调查发光输 出的变化，由此进行可靠性的评价。
[0078] 其结果是，LED元件10在1000小时后，相对于初始状态的相对发光输出为 102. 3%，几乎未看到变化。另一方面，比较例的LED元件在约18小时后不再发亮。
[0079] 可以认为这些评价结果是由于LED元件10的η型包覆层13的晶体品质比比较例 的LED元件的η型包覆层的晶体品质高所致。
[0080] LED元件10的η型包覆层13形成在将以特别的偏离角倾斜的面作为主面的 β-Ga2O3基板11上，因此，如第1实施方式所示，具有优异的晶体品质。另外，在具有优异 的晶体品质的η型包覆层13上通过外延晶体生长而形成的发光层14、ρ型包覆层15以及 接触层16也具有优异的晶体品质。因此，LED元件10的漏电特性和可靠性优异。
[0081](实施方式的效果）
[0082] 根据第1和第2实施方式，通过在以从（-201)面倾斜的面为主面的P-Ga2O3基 板上以外延方式生长AlxGayInzN(0 l，0<yi^ 1，0<ζ?^l，x+y+z= 1)晶体，能够 得到晶体品质高的氮化物半导体层。具体来说，例如，能抑制氮化物半导体层的台阶聚集现 象,大大降低表面凹陷的密度。
[0083]另外，通过使用这种晶体品质高的氮化物半导体层，能够形成漏电特性和可靠性 优异的半导体元件。
[0084] 本发明不限于上述的实施方式，能在不脱离发明的宗旨的范围内进行种种变形来 实施。例如，在第2实施方式中，作为包括第1实施方式的半导体层叠结构体的半导体元件， 举出LED元件作为一例，但半导体元件不限于此，也可以是晶体管等其它元件。
[0085] 另外，上述的实施方式并非限定权利要求所涉及的发明。另外，应当注意，实施方 式中所说明的全部特征组合并非均为用于解决发明的问题的方案所必须的。
[0086]工业h的可利用件
[0087] 提供具有Ga2O3基板和Ga2O3基板上的晶体品质商的氣化物半导体层的半导体层置 结构体及包括该半导体层叠结构体的半导体元件。
[0088]附图标记说明
[0089] 1…半导体层叠结构体，2…β-Ga2O3基板，3…缓冲层，4…氮化物半导体层，10··· LED元件。
【权利要求】
1. 一种半导体层叠结构体，其特征在于，具有： 基板，其包含将从（-201)面朝向[102]方向倾斜的面作为主面的0-Ga2O3晶体；以及 氮化物半导体层，其包含在上述基板的上述主面上通过晶体外延生长而形成的 AlxGayInzN(0 l，0<y< l，0<z< 1，x+y+z = 1)晶体。
2. 根据权利要求1所述的半导体层叠结构体，其中， 上述主面是从（-201)面朝向[102]方向以0.5°?2. 5°的偏离角倾斜且朝向[010] 方向以-1.0°?1.0°的偏离角倾斜的面。
3. 根据权利要求2所述的半导体层叠结构体，其中， 上述主面是从（-201)面朝向[102]方向以1. 0°?2. 0°的偏离角倾斜且朝向[010] 方向以-0.5°?0.5°的偏离角倾斜的面。
4. 根据权利要求1?3中的任一项所述的半导体层叠结构体，其中， 在上述基板与上述氮化物半导体层之间具有包含AlxGayInzN(0 <x<l，0<y<l， 0彡z彡1，x+y+z = 1)晶体的缓冲层。
5. 根据权利要求1?3中的任一项所述的半导体层叠结构体，其中， 上述氮化物半导体层包含GaN晶体。
6. -种半导体元件，其特征在于， 包括权利要求1?3中的任一项所述的半导体层叠结构体。
【文档编号】C30B29/38GK104364883SQ201380028938
【公开日】2015年2月18日 申请日期:2013年5月27日 优先权日:2012年6月1日
【发明者】饭冢和幸, 渡边信也, 舆公祥, 胁本大树, 山下佳弘, 佐藤慎九郎 申请人:株式会社田村制作所, 株式会社光波