制下将参考信号端的信号提供给驱动信号输出端，以及在第一节点处于浮接状态时，保持第一节点与驱动信号输出端之间的电压差稳定;第二输出模块用于，在第一节点的控制下将第一时钟信号端的信号提供给级联信号输出端，在第二节点的控制下将参考信号端的信号提供给级联信号输出端。通过上述五个模块的相互配合，使第一输出模块的驱动信号输出端输出用于输入对应的栅线中的扫描信号，使第二输出模块的级联信号输出端输出级联信号，并将该级联信号作为级联的其它级移位寄存器的输入信号端的信号，与现有的通过一个输出模块控制驱动信号输出端输出扫描信号，并将该扫描信号输入对应的栅线以及作为级联的其它级移位寄存器的输入信号端的信号的移位寄存器相比，由于用于级联的级联信号输出端与用于输出扫描信号的驱动信号输出端是不同的端，因此级联信号输出端的稳定性不会受驱动信号输出端的稳定性的影响，从而可以使由多个该移位寄存器级联形成的电路整体稳定性较好。
【附图说明】
[0052]图1为本发明实施例提供的移位寄存器的结构示意图之一；
[0053]图2为本发明实施例提供的移位寄存器的结构示意图之二；
[0054]图3a为本发明实施例提供的移位寄存器的具体结构示意图之一；
[0055]图3b为本发明实施例提供的移位寄存器的具体结构示意图之二；
[0056]图4a为本发明实施例提供的移位寄存器的具体结构示意图之三；
[0057]图4b为本发明实施例提供的移位寄存器的具体结构示意图之四；
[0058]图5a为图3b提供的移位寄存器的电路时序图；
[0059]图5b为图4b提供的移位寄存器的电路时序图；
[0060]图6为本发明实施例提供的栅极驱动电路的结构示意图。
【具体实施方式】
[0061]下面结合附图，对本发明实施例提供的移位寄存器、栅极驱动电路及显示面板的【具体实施方式】进行详细地说明。
[0062]本发明实施例提供的一种移位寄存器，如图1所不，包括:输入模块1、第一复位模块2、节点控制模块3、第一输出模块4以及第二输出模块5;其中，
[0063]输入模块I的第一端与输入信号端Input相连，第二端与第一节点A相连;输入模块I用于在输入信号端Input的控制下将输入信号端Input的信号提供给第一节点A;
[0064]第一复位模块2的第一端与复位信号端Reset相连，第二端与参考信号端VSS相连，第三端与第一节点A相连;第一复位模块2用于在复位信号端Reset的控制下将参考信号端VSS的信号提供给第一节点A;
[0065]节点控制模块3的第一端与第一节点A相连，第二端与第二节点B相连;节点控制模块3用于控制第一节点A的电位与第二节点B的电位相反；
[0066]第一输出模块4的第一端与第一时钟信号端CKl相连，第二端与参考信号端VSS相连，第三端与第一节点A相连，第四端与第二节点B相连，第五端与该移位寄存器的驱动信号输出端Outputl相连;第一输出模块4用于，在第一节点A的控制下将第一时钟信号端CKl的信号提供给驱动信号输出端Outputl，在第二节点B的控制下将参考信号端VSS的信号提供给驱动信号输出端Outputl，以及在第一节点A处于浮接状态时，保持第一节点A与驱动信号输出端Output I之间的电压差稳定；
[0067]第二输出模块5的第一端与第一时钟信号端CKl相连，第二端与参考信号端VSS相连，第三端与第一节点A相连，第四端与第二节点B相连，第五端与该移位寄存器的级联信号输出端0utput2相连;第二输出模块5用于，在第一节点A的控制下将第一时钟信号端CKl的信号提供给级联信号输出端0utput2，在第二节点B的控制下将参考信号端VSS的信号提供给级联信号输出端0utput2。
[0068]本发明实施例提供的上述移位寄存器，包括:输入模块、第一复位模块、节点控制模块、第一输出模块以及第二输出模块;其中，输入模块用于在输入信号端的控制下将输入信号端的信号提供给第一节点；第一复位模块用于在复位信号端的控制下将参考信号端的信号提供给第一节点；节点控制模块用于控制第一节点的电位与第二节点的电位相反;第一输出模块用于，在第一节点的控制下将第一时钟信号端的信号提供给驱动信号输出端，在第二节点的控制下将参考信号端的信号提供给驱动信号输出端，以及在第一节点处于浮接状态时，保持第一节点与驱动信号输出端之间的电压差稳定;第二输出模块用于，在第一节点的控制下将第一时钟信号端的信号提供给级联信号输出端，在第二节点的控制下将参考信号端的信号提供给级联信号输出端。该移位寄存器通过上述五个模块的相互配合，使第一输出模块的驱动信号输出端输出用于输入对应的栅线中的扫描信号，使第二输出模块的级联信号输出端输出级联信号，并将该级联信号作为级联的其它级移位寄存器的输入信号端的信号，与现有的通过一个输出模块控制驱动信号输出端输出扫描信号，并将该扫描信号输入对应的栅线以及作为级联的其它级移位寄存器的输入信号端的信号的移位寄存器相比，由于用于级联的级联信号输出端与用于输出扫描信号的驱动信号输出端是不同的端，因此级联信号输出端的稳定性不会受驱动信号输出端的稳定性的影响，从而可以使由多个该移位寄存器级联形成的电路整体稳定性较好。
[0069]具体地，在本发明实施例提供的上述移位寄存器中，如图2所示，节点控制模块3包括:第一节点控制子模块31和第二节点控制子模块32;其中，
[0070]第一节点控制子模块31的第一端与参考信号端VSS相连，第二端与第一节点A相连，第三端与第二节点B相连;第一节点控制子模块31用于在第二节点B的控制下将参考信号端VSS的信号提供给第一节点A;
[0071]第二节点控制子模块32的第一端与第二时钟信号端CK2相连，第二端与参考信号端VSS相连，第三端与第一节点A相连，第四端与第二节点B相连;第二节点控制子模块32用于仅在第二时钟信号端CK2的控制下将第二时钟信号端CK2的信号提供给第二节点B，在第二时钟信号端CK2和第一节点A的同时控制下使第二时钟信号端CK2与第二节点B之间断路，以及在第一节点A的控制下将参考信号端VSS的信号提供给第二节点B。
[0072]需要说明的是，在本发明实施例提供的上述移位寄存器中，第一时钟信号端的信号与第二时钟信号端的信号周期相同，相位相反。
[0073]下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例是为了更好的解释本发明，但不限制本发明。
[0074]较佳地，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，第一节点控制子模块31具体可以包括:第一开关晶体管Ml;其中，
[0075]第一开关晶体管Ml的栅极与第二节点B相连，源极与参考信号端VSS相连，漏极与第一节点A相连。
[0076]在具体实施时，在本发明实施例提供的上述移位寄存器中，当输入信号端Input的有效脉冲信号为高电位时，如图3a和图3b所示，第一开关晶体管Ml可以为N型开关晶体管；或者，当输入信号端Input的有效脉冲信号为低电位时，如图4a和图4b所示，第一开关晶体管Ml也可以为P型开关晶体管，在此不作限定。
[0077]在具体实施时，在本发明实施例提供的上述移位寄存器中，当第一开关晶体管在输入信号端的控制下处于导通状态时，将输入信号端的信号提供给第一节点。
[0078]以上仅是举例说明移位寄存器中输入模块的具体结构，在具体实施时，输入模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
[0079]具体地，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，第二节点控制子模块32具体可以包括:第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4和第五开关晶体管M5;其中，
[0080]第二开关晶体管M2的栅极和源极均与第二时钟信号端CK2相连，漏极分别与第三开关晶体管M3的栅极、以及第四开关晶体管M4的漏极相连；
[0081 ]第三开关晶体管M3的源极与第二时钟信号端CK2相连，漏极与第二节点B相连；
[0082]第四开关晶体管M4的栅极与第一节点A相连，源极与参考信号端VSS相连；
[0083]第五开关晶体管M5的栅极与第一节点A相连，源极与参考信号端VSS相连，漏极与第二节点B相连。
[0084]在具体实施时，在本发明实施例提供的上述移位寄存器中，当输入信号端Input的有效脉冲信号为高电位时，如图3a和图3b所示，第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4和第五开关晶体管M5可以为N型开关晶体管;或者，当输入信号端Input的有效脉冲信号为低电位时，如图4a和图4b所示，第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4和第五开关晶体管M5可以为P型开关晶体管，在此不作限定。
[0085]在具体实施时，在本发明实施例提供的上述移位寄存器中，当第二开关晶体管在第二时钟信号端的控制下处于导通状态时，将第二时钟信号端的第二时钟信号提供给第三开关晶体管的栅极;当第三开关晶体管在第二时钟信号端的第二时钟信号的控制下处于导通状态时，将第二时钟信号端的第二时钟信号提供给第二节点；当第四开关晶体管在第一节点的控制下处于导通状态时，将参考信号端的信号提供给第三开关晶体管的栅极；当第五开关晶体管在第一节点的控制下处于导通状态时，将参考信号端的信号提供给第二节点。
[0086]在具体实施时，在本发明实施例提供的上述移位寄存器中，一般在工艺制备时第四开关晶体管的尺寸设置的比第二开关晶体管的尺寸大，这样设置使得当输入信号端为有效脉冲信号时，第四开关晶体管在第一节点的控制下将参考信号端的信号提供给第三开关晶体管的栅极的速率大于第二开关晶体管在第二时钟信号端的控制下将第二时钟信号提供给第三开关晶体管的栅极的速率，从而保证第三开关晶体管处于截止状态，进而保证导致第二节点的电位处于无效电位状态。较佳地，在本发明实施例提供的上述移位寄存器中，第四开关晶体管的尺寸与第二开关晶体管的尺寸的比例为2:1或4:1;当然，第四开关晶体管的尺寸与第二开关晶体管的尺寸需要根据实际情况进行设置，在此不作限定。
[0087]以上仅是举例说明移位寄存器中第二节点控制子模块的具体结构，在具体实施时，第二节点控制子模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
[0088]具体地，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，输入模块I具体可以包括:第六开关晶体管M6;其中，
[0089]第六开关晶体管M6的栅极和源极均与输入信号端Input相连，漏极与第一节点A相连。
[0090]在具体实施时，在本发明实施例提供的上述移位寄存器中，当输入信号端Input的有效脉