;第一输出模块4用于，在第一节点A的控制下将第一时钟信号端CKl的信号提供给驱动信号输出端Output，以及在第一节点A处于浮接状态时，保持第一节点A与驱动信号输出端Output之间的电压差稳定；
[0061 ]第二输出模块5的第一端与参考信号端VSS相连，第二端与第二节点B相连，第三端与驱动信号输出端Output相连;第二输出模块5用于在第二节点B的控制下将参考信号端VSS的信号提供给驱动信号输出端Output;
[0062]削角控制模块6的第一端与削角控制信号端CKC相连，第二端与第一节点A相连，第三端与驱动信号输出端Output相连；削角控制模块6用于在第一节点A处于浮接状态时，在第一节点A和削角控制信号端CKC的削角控制信号的控制下使驱动信号输出端Output输出的电位逐渐改变。
[0063]本发明实施例提供的上述移位寄存器，包括:输入模块、第一复位模块、节点控制模块、第一输出模块、第二输出模块以及削角控制模块;其中，输入模块用于在输入信号端的控制下将输入信号端的信号提供给第一节点;第一复位模块用于在复位信号端的控制下将参考信号端的信号提供给第一节点;节点控制模块用于控制第一节点的电位与第二节点的电位相反;第一输出模块用于在第一节点的控制下将第一时钟信号端的信号提供给驱动信号输出端，以及在第一节点处于浮接状态时，保持第一节点与驱动信号输出端之间的电压差稳定;第二输出模块用于在第二节点的控制下将参考信号端的信号提供给驱动信号输出端；削角控制模块用于在第一节点处于浮接状态时，在第一节点和削角控制信号端的削角控制信号的控制下使驱动信号输出端输出的电位逐渐改变。该移位寄存器通过设置削角控制模块，并且通过上述六个模块的相互配合，可以使输出的扫描信号的电位逐渐发生改变，以形成具有削角波形的扫描信号，当通过各级移位寄存器将该具有削角波形的扫描信号依次通过各行栅线输入到对应行中的各像素单元时，可以降低各像素单元的电阻抗影响，可以维持提供给每行中各像素单元的扫描信号的波形稳定，从而改善显示面板的闪屏影响。
[0064]具体地，在本发明实施例提供的上述移位寄存器中，如图2a和图2b所示，节点控制模块3具体包括:第一节点控制子模块31和第二节点控制子模块32;其中，
[0065]第一节点控制子模块31的第一端与参考信号端VSS相连，第二端与第一节点A相连，第三端与第二节点B相连;第一节点控制子模块31用于在第二节点B的控制下将参考信号端VSS的信号提供给第一节点A;
[0066]第二节点控制子模块32的第一端与第二时钟信号端CK2相连，第二端与参考信号端VSS相连，第三端与第一节点A相连，第四端与第二节点B相连;第二节点控制子模块32用于仅在第二时钟信号端CK2的控制下将第二时钟信号端CK2的信号提供给第二节点B，在第二时钟信号端CK2和第一节点A的同时控制下使第二时钟信号端CK2与第二节点B之间断路，以及在第一节点A的控制下将参考信号端VSS的信号提供给第二节点B。
[0067]需要说明的是，在本发明实施例提供的上述移位寄存器中，第一时钟信号端的第一时钟信号与第二时钟信号端的第二时钟信号周期相同，相位相反。当输入信号端的有效脉冲信号为高电位时，参考信号端的电压为低电位，削角控制信号端的削角控制信号的高电位的电压与第一时钟信号的低电位的电压相同；在第一时钟信号的一个周期内，前半周期，输入信号端的输入信号的上升沿与第一时钟信号的下降沿对齐，输入信号的下降沿与第一时钟信号的上升沿对齐;后半周期，削角控制信号的上升沿与第一时钟信号的下降沿对齐，削角控制信号的下降沿处于第一时钟信号的上升沿和下降沿之间;或者，
[0068]当输入信号端的有效脉冲信号为低电位时，参考信号端的电压为高电位，削角控制信号端的削角控制信号的低电位的电压与第一时钟信号的高电位的电压相同；在第一时钟信号的一个周期内，前半周期，输入信号端的输入信号的下降沿与第一时钟信号的上升沿对齐，输入信号的上升沿与第一时钟信号的下降沿对齐;后半周期，削角控制信号的下降沿与第一时钟信号的上升沿对齐，削角控制信号的上升沿处于第一时钟信号的下降沿和上升沿之间。
[0069]较佳地，在本发明实施例提供的上述移位寄存器中，削角控制信号为与第一时钟信号的周期相同的时钟信号。
[0070]下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例是为了更好的解释本发明，但不限制本发明。
[0071]具体地，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，第一节点控制子模块31具体可以包括:第一开关晶体管Ml;其中，
[0072]第一开关晶体管Ml的栅极与第二节点B相连，源极与参考信号端VSS相连，漏极与第一节点A相连。
[0073]在具体实施时，在本发明实施例提供的上述移位寄存器中，当输入信号端Input的有效脉冲信号为高电位时，如图3a和图3b所示，第一开关晶体管Ml可以为N型开关晶体管；或者，当输入信号端Input的有效脉冲信号为低电位时，如图4a和图4b所示，第一开关晶体管Ml也可以为P型开关晶体管，在此不作限定。
[0074]在具体实施时，在本发明实施例提供的上述移位寄存器中，当第一开关晶体管在输入信号端的控制下处于导通状态时，将输入信号端的信号提供给第一节点。
[0075]以上仅是举例说明移位寄存器中输入模块的具体结构，在具体实施时，输入模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
[0076]具体地，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，第二节点控制子模块32具体可以包括:第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4和第五开关晶体管M5;其中，
[0077]第二开关晶体管M2的栅极和源极均与第二时钟信号端CK2相连，漏极分别与第三开关晶体管M3的栅极、以及第四开关晶体管M4的漏极相连；
[0078]第三开关晶体管M3的源极与第二时钟信号端CK2相连，漏极与第二节点B相连；
[0079]第四开关晶体管M4的栅极与第一节点A相连，源极与参考信号端VSS相连；
[0080]第五开关晶体管M5的栅极与第一节点A相连，源极与参考信号端VSS相连，漏极与第二节点B相连。
[0081]在具体实施时，在本发明实施例提供的上述移位寄存器中，当输入信号端Input的有效脉冲信号为高电位时，如图3a和图3b所示，第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4和第五开关晶体管M5可以为N型开关晶体管;或者，当输入信号端Input的有效脉冲信号为低电位时，如图4a和图4b所示，第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4和第五开关晶体管M5可以为P型开关晶体管，在此不作限定。
[0082]在具体实施时，在本发明实施例提供的上述移位寄存器中，当第二开关晶体管在第二时钟信号端的控制下处于导通状态时，将第二时钟信号端的信号提供给第三开关晶体管的栅极；当第三开关晶体管在第二时钟信号端的信号的控制下处于导通状态时，将第二时钟信号端的信号提供给第二节点；当第四开关晶体管在第一节点的控制下处于导通状态时，将参考信号端的信号提供给第三开关晶体管的栅极；当第五开关晶体管在第一节点的控制下处于导通状态时，将参考信号端的信号提供给第二节点。
[0083]在具体实施时，在本发明实施例提供的上述移位寄存器中，在工艺制备时一般将第四开关晶体管的尺寸设置的比第二开关晶体管的尺寸大，这样设置使得当输入信号端为有效脉冲信号时，第四开关晶体管在第一节点的控制下将参考信号端的信号提供给第三开关晶体管的栅极的速率大于第二开关晶体管在第二时钟信号端的控制下将第二时钟信号端的信号提供给第三开关晶体管的栅极的速率，从而保证第三开关晶体管的栅极上的电位使其处于截止状态。较佳地，在本发明实施例提供的上述移位寄存器中，第四开关晶体管的尺寸与第二开关晶体管的尺寸的比例为2:1或4:1;当然，第四开关晶体管的尺寸与第二开关晶体管的尺寸需要根据实际情况进行设置，在此不作限定。
[0084]以上仅是举例说明移位寄存器中第二节点控制子模块的具体结构，在具体实施时，第二节点控制子模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
[0085]具体地，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，输入模块I具体可以包括:第六开关晶体管M6;其中，
[0086]第六开关晶体管M6的栅极和源极均与输入信号端Input相连，漏极与第一节点A相连。
[0087]在具体实施时，在本发明实施例提供的上述移位寄存器中，当输入信号端Input的有效脉冲信号为高电位时，如图3a和图3b所示，第六开关晶体管M6可以为N型开关晶体管；或者，当输入信号端Input的有效脉冲信号为低电位时，如图4a和图4b所示，第六开关晶体管M6可以为P型开关晶体管；，在此不作限定。
[0088]在具体实施时，在本发明实施例提供的上述移位寄存器中，当第一开关晶体管在输入信号端的控制下处于导通状态时，将输入信号端的信号提供给第一节点。
[0089]以上仅是举例说明移位寄存器中输入模块的具体结构，在具体实施时，输入模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
[0090]具体地，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，第一复位模块2具体可以包括:第七开关晶体管M7;其中，
[0091]第七开关晶体管M7的栅极与复位信号端Reset相连，源极与参考信号端VSS相连，漏极与第一节点A相连。
[0092]在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，第七开关晶体管M7可以为N型开关晶体管，也可以为P型开关晶体管，在此不作限定。如图3a和图3b所示，当第七开关晶体管M7为N型开关晶体管时，复位信号端Reset为高电位时，第七开关晶体管M7处于导通状态，并将参考信号端VSS的信号提供给第一节点A;如图4a和图4b所示，当第七开关晶体管M7为P型开关晶体管时，复位信号端Reset为低电位时，第七开关晶体管M7处于导通状态，并将参考信号端VSS的信号提供给第一节点A。
[0093]以上仅是举例说明移位寄存器中第一复位模块的具体结构，在具体实施时，第一复位模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
[0094]具体地，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，第一输出模块4具体可以包括:第八开关晶体管M8和电容C;其中，
[0095]第八开关晶体管M8的栅极与第一节点A相连，源极与第一时钟信号端CKl相连，漏极与驱动信号输出端Output相连；
[0096]电容C连接于第一节点A与驱动信号输出端Output之间。
[0097]在具体实施时，在本发明实施例提供的上述移位寄存器中，当输入信号端Input的有效脉冲信号为高电位时，如图3a和图3b所示，第八开关晶体管M8可以为N型开关晶体管；或者，当输入信号端Input的有效脉冲信号为低电位时，如图4a和图4b所示，第八开关晶体管M8可以为P型开关晶体管，在此不作限定。
[0098]在具体实施时，在本发明实施例提供的上述移位寄存器中，当第八开关晶体管在第一节点的控制下处于导通状态时，将第一时钟信号端的信号提供给驱动信号输出端；当第一节点处于浮接状态时，由于电容的自举作用可以保持电容两端的电压差稳定，即保持第一节点与驱动信号输出端之间的电压差稳定。
[0099]以上仅是举例说明移位寄存器中第一输出模块的具体结构，在具体实施时，第一输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，