专利名称：内装半导体元件的印刷布线板及其制造方法
技术领域：
本发明涉及用绝缘膜覆盖半导体元件的内装半导体元件的印刷布线板及 其制造方法。
背景技术：
以往，随着便携式设备的小型化、薄型化、以及高性能化的进展，要求减 薄设备的总厚度。作为应对这一要求的一个方案，提出了内装半导体元件的印 刷布线板。
以往，内装半导体元件的印刷布线板在封装材料上也形成布线电路，实施 高密度布线(例如参照专利文献1)。
另外，以往的内装半导体元件的印刷布线板，主要对有机基板实施锪孔加 工，形成凹下部分，将半导体元件安装在该凹下部分中，用丝焊连接后，用封
装材料封装前述半导体元件，然后在上层形成布线层(例如参照专利文献2)。 专利文献1:特开平9-46046号公报 专利文献2:特开2001-15926号公报
但是，在以往的内装半导体元件的印刷布线板中，存在以下那样的问题。 首先，用图9(A)来说明上述以往的内装半导体元件的印刷布线板的第1个 问题。该图9(A)所示的内装半导体元件的印刷布线板600是这样构成，它在将 半导体元件602与衬底基板601用焊丝603连接后，包含该焊丝603在内，用 封装材料604封装半导体元件602。但是，由于封装材料为了缓和半导体元件 602与有机基板的侧方及上层的布线层605的线膨胀系数，多数含有无机填料， 成为树脂成分少的组成，因此产生的问题是，通过形成电路时的去污斑处理， 仅在封装材料604的表面容易过度粗化，因后道工序的热过程等，布线电路与 封装材料604的密封性差，容易剥离。图9(B)所示为这样的布线电路剥离606 的状态的剖视图。
接着，说明图IO(A)所示的埋入半导体元件701的印刷布线板700的以往 的第2个问题。该内装半导体元件的印刷布线板700是这样构成，它在绝缘基 板的实施锪孔加工的凹下部分安装半导体元件701，通过焊丝702连接之后， 包含该焊丝702在内，用作为封装材料703的环氧树脂封装半导体元件701。
但是，若调节封装材料703的填充量，少填充一些，则产生的问题是，在 与上层的布线层之间产生间隙704，在安装表面安装元器件时因回流等进行的 加热而使间隙膨胀，产生裂纹或上层的布线基板像图IO(B)所示那样的剥离 705。
再进一步，用图ll(A)来说明以往的第3个问题。该图11(A)所示的内装 半导体元件的印刷布线板800是这样构成，它包含焊丝在内，用封装材料801 封装半导体元件。但是，在封装材料801的填充量增多时，产生的问题是，由 于在侧方的布线基板上面也有封装材料801溢出，因此增加研磨工序。
再加上，不仅增加研磨工序，而且由于封装材料的材质与侧方的布线基板 的材质不同，因此难以均匀研磨，如图11(B)所示，还产生在封装材料801的 表面容易形成凹凸802那样的问题。
在不能均匀研磨填充封装材料801的表面时，上层的布线层也受到凹凸的 影响，难以形成平坦形状。即，上层的布线层受到凹凸的影响，在布线电路形 成时，难以形成微细电路(特别是50um)以下的电路。
再有，在封装材料801中，由于含有较多的无机填料等填充材料，因此与 上层的布线基板的密封性也产生问题。
另外，若用封装材料801将安装半导体元件的凹下部分全部覆盖，则如上 所述，由于封装树脂的无机填料的填充量多，树脂成分少，因此还产生的问题 是，在层间连接的通孔或通路等开孔工序后的去污斑处理时，不能保持孔的形 状。
本发明正是鉴于上述那样的以往问题而提出的，为作为解决课题，提供一 种内装半导体元件的印刷布线板及其制造方法，其中在印刷布线板内装有半导 体元件，即使采用为了防止吸湿的封装材料覆盖半导体元件，也没有因封装材 料的填充不够而产生间隙的问题，另外反之即使将填充材料填充过多，也不需 要研磨等后道工序，而且与上层的布线基板的密封性好。
发明内容
为解决上述课题，本发明的内装半导体元件的印刷布线板，用绝缘膜覆盖 内装的半导体元件的至少下表面、上表面或侧面，同时在它的侧方及上方形成 绝缘层。
为解决上述课题，本发明的内装半导体元件的印刷布线板的制造方法，具 有以下工序在衬底基板上安装半导体元件，并用绝缘膜覆盖该半导体元件的 至少下表面、上表面或侧面的工序；在前述半导体元件的侧方配置并层叠半固 化状态的绝缘片的工序；以及在前述半导体元件的上方配置并层叠半固化状态 的绝缘片的工序。
为解决上述课题，本发明的内装半导体元件的印刷布线板的制造方法，具 有以下工序在衬底基板上安装半导体元件，并用第l绝缘膜覆盖该半导体元 件的下表面或上表面的工序；在前述半导体元件的侧方配置半固化状态的绝缘 片的工序；在前述半导体元件的上方配置半固化状态的绝缘片的工序；以及同 时层叠前述侧方及上层的半固化状态的薄片，用第2绝缘层覆盖半导体元件的 侧面及/或上表面的工序。
根据本发明，由于用第l绝缘膜覆盖安装的半导体元件，因此能够缓和有 机基板与半导体元件的线膨胀系数，更能够利用第2绝缘膜的存在来防止半导 体元件吸湿。其结果，能够提高与上层的布线基板的密封性。
另外，在本发明中，通过使用半固化状态的绝缘片，用第2绝缘膜埋在半 导体元件的周围的间隙中，也能够在到达第1绝缘膜的附近形成层间连接通路。
再有，也能够解决封装材料的填充不够或过多的问题。
图l所示为本发明内装半导体元件的印刷布线板的第l实施形态的简要剖 视说明图。
图2所示为本发明内装半导体元件的印刷布线板的第2实施形态的简要剖 视说明图。
图3所示为本发明内装半导体元件的印刷布线板的制造方法的第1实施形
态的简要剖视说明图。
图4为接着图3的简要剖视工序说明图。
图5所示为本发明内装半导体元件的印刷布线板的制造方法的第2实施形 态的简要剖视说明图。
图6为接着图5的简要剖视工序说明图。
图7所示为本发明内装半导体元件的印刷布线板的制造方法的第3实施形 态的简要剖视工序说明图。
图8为接着图7的简要剖视工序说明图。
图9所示为以往的内装半导体元件的印刷布线板的简要剖视说明图。 图IO所示为其它以往的内装半导体元件的印刷布线板的简要剖视说明图。 图11所示为另外其它以往的内装半导体元件的印刷布线板的简要剖视说 明图。
标号说明
100、150、 200、600、700、800:内装半导体元件的印刷布线板
101、201、 306、404、601:衬底基板
102、202、 307、405、502、602、 701:半导体元件
103:安装焊盘
104、305、 403:保护膜
105、308、 406:焊锡
106、204、 309、407、505:第1绝缘膜
107:绝缘层
108、205、 311、410、508:第2绝缘膜
109:层叠层
110、302、 304、313、402、412、 509、 512、 514:布线电路
111:层间连接通路
112、312、 411、511:贯通孔113、316、 415、515:阻焊剂114、317、 416、516:焊球
115:无源元器件203、 603、 702:焊丝
300、 400:双面敷铜层叠板
301、 401:非贯通孔 303:层叠基材
310、 314、 408、 413、 500、 506、 510、 513:半固化状态的绝缘片 315、 414:微细布线电路
409:双面基板
311、 501、 507:铜箔
503:开口咅P(半导体元件安装用) 604、 703、 801:封装材料 605:布线层 606、 705:剥离 704:间隙 802:凹凸
具体实施例方式
用图l来说明本发明内装半导体元件的印刷布线板的第l实施形态。 在图l(a)中，IOO是内装半导体元件的印刷布线板，以下说明它的结构。 用层叠基板形成三层的衬底基板101，在安装半导体元件102的面上，形 成保护安装焊盘103以外的保护膜104。通过利用焊锡105的倒装芯片接合， 将半导体元件102与衬底基板101连接，在衬底基板101侧、即半导体元件102 的下表面与衬底基板101的连接端子面上，通过填充未充满的封装材料，至少 形成第1绝缘膜106。在半导体元件102的侧方及上方，通过层叠半固化状态 的绝缘片而形成绝缘层107，同时利用因该层叠时的加热而熔融的绝缘树脂， 用第2绝缘膜108埋入半导体元件102的周围及第l绝缘膜106的周围的间隙。 在本实施形态中，由于在半导体元件102的下表面与连接电极面上，存在 通过填充未充满的封装材料而形成的第1绝缘膜106，因此能够缓和半导体元 件102的硅与有机基板的线膨胀系数，防止因后道工序的热过程等而引起半导 体元件102的连接不良。
另外，由于利用因半固化状态的绝缘片107层叠时的加热而熔融的绝缘树 脂所形成的第2绝缘膜108，埋入半导体元件102的周围及第1绝缘膜106的 周围的间隙，因此防止产生裂纹，提高与侧方及上方的绝缘层的密封性。
第1绝缘膜106为了缓和半导体元件102的硅与有机基板的线膨胀系数， 无机填料的填充量多，树脂成分少。因而，通过用第2绝缘膜108覆盖半导体 元件102及第1绝缘膜106，也解决了与侧方及上方的绝缘层107的密封性差 的问题。
再有，在半导体元件102的上层及下层也形成层叠层109，能够形成布线 电路IIO及层间连接通路111。在侧方，设置连接半导体元件102的上下的层 叠层109用的贯通孔112。在本实施形态中，是形成了贯通孔112，但也可以 形成多层的层间连接通路，连接正反面的层叠层。
在最外层，形成阻焊剂113及母板连接用的焊球114。这里，焊球114也 可以在正反面的某一个面上形成。
再有，也可以如图l(b)所示的内装半导体元件的印刷布线板150那样，在 上述的图l(a)的半导体元件102的下方部分、即半导体元件102的正下方区域 至少存在元器件的一部分那样通过焊锡安装无源元器件115，同时在半导体元 件102的上方一侧最外层形成与母板连接用的焊球114。另外，该无源元器件 115也可以通过层间连接通路111与半导体元件102连接。作为这里所说的无 源元器件，可以举出有电容器、电阻器、线圈、电感器等，它们是片状元器件， 不管形成类型如何，能够适当组合使用某l个或2个以上。
通过这样在半导体元件102的下方部分配置无源元器件，从而能够縮短该 内装的半导体元件102与安装的无源元器件115的布线距离，减少该半导体元 件102与无源元器件115的连接阻抗，利用无源元器件115有更好的电源线的 噪声除去效果及电源电压稳定效果。
下面，用图2来说明本发明内装半导体元件的印刷布线板的第2实施形态。
在图2中，200是内装半导体元件的印刷布线板，以下说明它的结构。
第2实施形态的内装半导体元件的印刷布线板200，用第l绝缘膜204覆 盖内装的半导体元件202的上表面及侧面，同时用线膨胀系数不同的第2绝缘 膜205再覆盖该第1绝缘膜204，除此以外采用与第1实施形态的内装半导体
元件的印刷布线板100相同的结构。
附带说一下，上述不同点的原因在于，该半导体元件202不是倒装芯片连 接，而是用焊丝203连接。
下面，用图3 4来说明本发明内装半导体元件的印刷布线板的制造方法 的第1实施形态。
首先，如图3(a)所示，准备双面敷铜层叠板300，如图3(b)所示，利用激 光加工形成非贯通孔301。接着，利用化学镀、电镀铜，对包含非贯通孔301 在内的整个面实施镀铜处理，如图3(c)所示，利用照相法仅在单侧形成布线电 路302。接着，如图3(d)所示，将层叠基材303进行层叠，利用激光加工形成 非贯通孔，对整个面实施化学镀、电镀铜，利用照相法仅在层叠的层叠基材面 上形成布线电路304。接着，如图3(e)所示，在除去与半导体元件的连接端子 的接合部分以外的整个面上形成保护层305,得到三层结构的衬底基板306。 另外，这里所示为使用该三层结构的衬底基板的形态，但不限定于此，也可以 使用双面或四层以上的多层印刷布线板作为衬底基板。
接着，如图3(f)所示，通过倒装芯片安装，使用焊锡308连接半导体元件 307。接着，使用对环氧树脂填充无机填料的封装材料，将衬底基板306 —侧、 即半导体元件307的下表面及连接端子部进行封装，形成第1绝缘膜309。另 外，作为半导体元件307的安装方法，另外还有丝焊法等。
另外，作为倒装芯片连接法，可以举出有Au焊锡接合、焊锡接合、Au-超 声波接合、Au ACF接合等。
这里，第1绝缘膜309通过至少封装半导体元件307的下表面及连接端子 部，起到缓和半导体元件307的线膨胀系数与有机基板的线膨胀系数的差异的 作用。
接着，如图4(g)所示，将设置了与安装的半导体元件307相对应的开口部 的多片半固化状态的绝缘片310及不存在该开口部的半固化状态的绝缘片310 重叠，同时再重叠铜311，这样进行层叠。
这里，作为半固化状态的绝缘片310，可适当使用使玻璃布浸渍环氧树脂 的预浸渍材料或使二氧化硅等无机填料混入环氧树脂的层叠基材等。
接着，如图4(h)所示，使得由利用半固化状态的绝缘片310在层叠时的热
量而熔融的树脂构成的第2绝缘膜311固化形成之后，形成贯通孔，在进行去
污斑处理后，利用化学镀、电镀铜，形成得到正反面导通的贯通镀通孔312， 再利用照相法形成正反两面的布线电路313。
接着，如图4(i)所示，在正反上下层叠半固化状态的绝缘片314，利用半 添加法形成最外层的布线电路。即，首先，用激光形成非贯通孔，在整个面上 使化学镀铜析出，接着形成抗镀剂，仅对形成布线电路的部分进行曝光、显影 之后，利用电镀铜形成微细布线电路315，除去抗镀剂，再除去露出的化学镀 铜，最后形成最外层的阻焊剂316，形成安装在母板上用的焊球317。这里， 焊球317也可以形成在正反面的任何一面。另外，在该半导体元件307的下方 部分可以与前述相同，安装无源元器件(未图示)。
下面，用图5 6来说明本发明内装半导体元件的印刷布线板的制造方法 的第2实施形态。
首先，如图5(a)所示，准备双面敷铜层叠板400，如图5(b)所示，利用激 光加工形成非贯通孔401。接着，利用化学镀、电镀铜，对包含非贯通孔401 在内的整个面实施镀铜处理，如图5(c)所示，利用照相法仅在单侧形成布线电 路402。这时，制成2块实施该布线电路402的基板。接着，如图5(d)所示， 对其中的一块在除去与半导体元件的连接端子的接合部分以外的整个面上形 成保护层403，得到双层结构的衬底基板404。另外，这里所示为使用该双层 结构的衬底基板的形态，但不限定于此，也可以使用三层或四层以上的多层印 刷布线板作为衬底基板。
接着，如图5(e)所示，通过倒装芯片安装，使用焊锡406连接半导体元件 405。接着，使用对环氧树脂填充无机填料的封装材料，将衬底基板404 —侧、 即半导体元件405的下表面及连接端子部进行封装，形成第1绝缘膜407。另 外，作为半导体元件的安装方法，另外还有丝焊法等。
另外，作为倒装芯片连接法，可以举出有Au焊锡接合、焊锡接合、Au'超 声波接合、An ACF接合等。
这里，第1绝缘膜407通过至少封装半导体元件405的下表面及连接端子 部，起到缓和半导体元件405的线膨胀系数与有机基板的线膨胀系数的差异的 作用。
接着，如图5(f)所示，将设置了与安装的半导体元件405相对应的开口部 的多片半固化状态的绝缘片408及不存在该开口部的半固化状态的绝缘片408 重叠，同时再将图5(c)中制成的仅单侧实施布线电路402的双面基板409的电 路形成面与半固化状态的绝缘片一侧重叠，这样进行层叠。
这里，作为半固化状态的绝缘片408，可适当使用使玻璃布浸渍环氧树脂 的预浸渍材料或使二氧化硅等无机填料混入环氧树脂的层叠基材等。
接着，如图6(g)所示，使得由利用半固化状态的绝缘片408在层叠时的热 量而熔融的树脂构成的第2绝缘膜410固化形成之后，形成贯通孔，在进行去 污斑处理后，利用化学镀、电镀铜，形成得到正反面导通的贯通镀通孔411, 再利用照相法形成正反两面的布线电路412。
接着，如图6(h)所示，在正反上下层叠半固化状态的绝缘片413，利用半 添加法形成最外层的布线电路。即，首先，用激光形成非贯通孔，在整个面上 使化学镀铜析出，接着形成抗镀剂，仅对形成布线电路的部分进行曝光、显影 之后，利用电镀铜形成微细布线电路414，除去抗镀剂，再除去露出的化学镀 铜，最后形成最外层的阻焊剂415，形成安装在母板上用的焊球416。这里， 焊球416也可以形成在正反面的任何一面。另外，在该半导体元件405的下方 部分可以与前述相同，安装无源元器件(未图示)。
下面，用图7 8来说明本发明内装半导体元件的印刷布线板的制造方法 的第3实施形态。
首先，如图7(a)所示，将半固化状态的热固化性绝缘片500与铜箔501重 叠，这样进行层叠。接着，如图7(b)所示，利用激光加工，形成安装半导体元 件502用的连接开口部503。这里的半固化状态的热固化性绝缘片500，在固 化后相当于图3、图5中所示的保护膜303、 403，作为衬底基板，可使用铜箔 等金属箔。
这里，作为半固化状态的热固化性绝缘片500，可以使用使玻璃布浸渍环 氧树脂的预浸渍材料或对热固化性树脂填充无机填料等的层叠基材等。另外， 也可以使用RCC等带树脂的铜箔。
接着，如图7(C)所示，通过倒装芯片安装，使用焊锡504连接半导体元件 502。接着，使用对环氧树脂填充无机填料的封装材料，将衬底基板一侧、即
半导体元件502的下表面及连接端子部进行封装，形成第1绝缘膜505。另外， 作为半导体元件的安装方法，另外还有丝焊法等。
另外，作为倒装芯片连接法，可以举出有Au焊锡接合、焊锡接合、Au，超 声波接合等。
这里，第1绝缘膜505通过至少封装半导体元件502的下表面及连接端子 部，起到缓和半导体元件的线膨胀系数与有机基板的线膨胀系数的差异的作 用。
接着，如图7(d)所示，将设置了与安装的半导体元件502相对应的开口部 的多片半固化状态的绝缘片506重叠，同时再重叠铜箔507，这样进行层叠。 利用该层叠时的热量，如图7(e)所示，半固化状态的绝缘片506的树脂熔融， 形成埋入侧方的绝缘层与半导体元件之间的间隙的第2绝缘膜508。接着，利 用照相法形成正反面的布线电路509。
接着，如图8(f)所示，在上下层叠半固化状态的绝缘片510，形成贯通孔 及非贯通孔之后，对整个面进行化学镀、电镀铜处理，形成得到正反面导通的 贯通镀通孔511，再利用照相法形成正反两面的布线电路512。
接着，如图8(g)所示，再在上下层叠半固化状态的绝缘片513，形成非贯 通孔，在整个面上进行化学镀、电镀铜处理之后，利用照相法形成最外层的布 线电路514，接着，形成阻焊剂515，形成安装在母板上用的焊球516。这里， 焊球516也可以形成在正反面的任何一面。
另外，在该半导体元件502的下方部分可以安装无源元器件(未图示)。 根据本发明，能够制造以内装半导体元件的部分为中心、上下对称结构的内装 半导体元件的印刷布线板。另外，在制造工序中，也由于构成以内装半导体元 件的部分为中心的上下对称结构，因此具有在印刷布线板状态下也不容易产生 翘曲的效果。
权利要求
1.一种内装半导体元件的印刷布线板，其特征在于，用绝缘膜覆盖内装的半导体元件的至少下表面、上表面或侧面，同时在该半导体元件的侧方及上方形成绝缘层。
2. 如权利要求l所述的内装半导体元件的印刷布线板，其特征在于，所述侧方的绝缘层由预浸渍材料或层叠基材构成。
3. 如权利要求l或2所述的内装半导体元件的印刷布线板，其特征在于， 所述上方的绝缘层由预浸渍材料或层叠基材构成。
4. 如权利要求1至3的任一项所述的内装半导体元件的印刷布线板，其特 征在于，用第1绝缘膜覆盖所述内装的半导体元件的上表面及侧面，同时用线膨胀 系数不同的第2绝缘膜覆盖该第1绝缘膜。
5. 如权利要求1至3的任一项所述的内装半导体元件的印刷布线板，其特 征在于，用线膨胀系数不同的第1绝缘膜及第2绝缘膜，覆盖所述内装的半导体元 件的整个面。
6. 如权利要求5所述的内装半导体元件的印刷布线板，其特征在于， 所述第1绝缘膜覆盖所述半导体元件的下表面或上表面，同时所述第2绝缘膜覆盖所述半导体元件的侧面及/或上表面。
7. 如权利要求4至6的任一项所述的内装半导体元件的印刷布线板，其特 征在于，所述第1绝缘膜利用封装材料形成。
8. 如权利要求4至7的任一项所述的内装半导体元件的印刷布线板，其特 征在于，所述第2绝缘膜利用所述侧方的绝缘层熔融的树脂形成。
9. 如权利要求4至7的任一项所述的内装半导体元件的印刷布线板，其特 征在于，所述第2绝缘膜利用所述侧方及上方的绝缘层熔融的树脂形成。
10. 如权利要求1至9的任一项所述的内装半导体元件的印刷布线板，其特征在于，在所述内装的半导体元件的下方部分配置无源元器件。
11. 如权利要求10所述的内装半导体元件的印刷布线板，其特征在于，所述无源元器件通过层间连接通路与内装的半导体元件连接。
12. 如权利要求10或ll所述的内装半导体元件的印刷布线板，其特征在于，所述无源元器件是电阻器、电容器、线圈、电感器的任何l个或2个以上 的组合。
13. —种内装半导体元件的印刷布线板的制造方法，其特征在于，具有以下工序在衬底基板上安装半导体元件，并用绝缘膜覆盖该半导体元件的至少下表面、上表面或侧面的工序；在所述半导体元件的侧方配置并层叠半固化状态的绝缘片的工序；以及 在所述半导体元件的上方配置并层叠半固化状态的绝缘片的工序。
14. 一种内装半导体元件的印刷布线板的制造方法，其特征在于，具有以 下工序在衬底基板上安装半导体元件，并用第1绝缘膜覆盖该半导体元件的下表面或上表面的工序；在所述半导体元件的侧方配置半固化状态的绝缘片的工序； 在所述半导体元件的上方配置半固化状态的绝缘片的工序；以及 同时层叠所述侧方及上方的半固化状态的薄片，用第2绝缘层覆盖半导体元件的侧面及/或上表面的工序。
15. 如权利要求13或14所述的内装半导体元件的印刷布线板的制造方法， 其特征在于，配置在所述侧方的半固化状态的绝缘片具有与半导体元件相对应的开口部。
16. 如权利要求13至15的任一项所述的内装半导体元件的印刷布线板的制造方法，其特征在于，用焊锡将所述半导体元件接合。
全文摘要
本发明提供不受封装材料填充不够或填充过多所产生的恶劣影响、与上层的布线基板的密封性好的内装半导体元件的印刷布线板。内装半导体元件的印刷布线板，用绝缘膜覆盖内装的半导体元件的至少下表面、上表面或侧面，同时在该半导体元件的侧方及上方形成绝缘层，内装半导体元件的印刷布线板的制造方法，具有以下工序在衬底基板上安装半导体元件，并用绝缘膜覆盖该半导体元件的至少下表面、上表面或侧面的工序；在前述半导体元件的侧方配置并层叠半固化状态的绝缘片的工序；以及在前述半导体元件的上方配置并层叠半固化状态的绝缘片的工序。
文档编号H01L23/12GK101189717SQ20068001971
公开日2008年5月28日 申请日期2006年11月28日 优先权日2006年1月13日
发明者上远野臣司, 吉野裕, 后藤正克, 川本峰雄, 户田直树, 榎本实, 白井孝浩, 荒木诚 申请人:日本Cmk株式会社;株式会社瑞萨东日本半导体