专利名称：半导体元件结构及半导体元件的制造方法
技术领域：
本发明有关于一种半导体元件的制造方法，特别是有关于一种可用以解 决膜层内部应力的半导体元件的制造方法。
背景技术：
发光二极管(lightemittingdiode， LED)自从50年代发展至今，由于具 备有寿命长、体积小、发热量低、耗电量小、反应速度快、无汞污染等环保 问题以及单性光发光的特性及优点，因此短短几十年间，发光二极管已广 泛应用于各种日常生活产品与仪器设备中，举凡计算机周边设备、时钟显示 器、广告看板、交通号志灯、通信业或消费电子产品等，可见得发光二极管 其于产品应用范围的广泛。尤其当蓝光发光二极管问世后，红、绿、蓝光等 三色发光二极管先后完成研发，便于组成全彩化结构，使得发光二极管于全 彩色显示器的应用更为完整。
在现今蓝光发光二极管工艺中，主要分为两大类分别以蓝宝石 (sapphire)基板为主轴的一类或以碳化硅(SiC)基板为主轴的一类。然而， 由于以蓝宝石为基板的发光二极管其亮度、对比度等物理特性或导电率等电 性皆比碳化硅基板出色，其可期待性与未来发展性相对的高于碳化硅基板。
公知技术中，通常会在蓝宝石基板上成长GaN系化合物半导体材料，然 而蓝宝石材料的晶格系数与GaN系化合物的晶格系数的晶格不匹配度相差 约13%之多。外延工艺中，若上下膜层材料的晶格差异远大于3%，此晶格 差异情形除了会降低成长于蓝宝石基板上的膜层品质，且不匹配的晶格所产 生应力，更会使膜层出现缺陷，甚至于产生严重的裂痕。此龟裂现象会严重 影响后续成长的膜层其完整度，并大大降低元件的可靠度。
因此公知技术通常会在晶格差异较大的膜层之间额外成长膜层结构或 缓冲层(buffer layer)，然而此膜层结构或缓冲层通常容易造成吸光现象， 并降低元件的光电效应，或者此膜层结构外延工艺稳定性及再现性低，不良的膜层结构更易造成元件品质的破坏，亦降低元件的结构特性与电子性质。
如美国专利US7015511，提出将AlGaN成长于不连续岛状结构的GaN 表面，请参考图l所示，藉此避免裂痕的产生。此专利所凭借的原理为造 成材料裂痕的张力会沿着GaN岛状结构的斜面延伸，而不会平行于AlGaN 膜层所放置的平面。因此虽然张力随着AlGaN的厚度变厚而增加，但总合张 力并不会因此成比例的增加。然而，此专利所提出的利用不连续岛状结构解 决材料中晶格的张力问题，并非治本之道，因张力仍存在于膜层中，并无得 到释放，若AlGaN所成长的厚度远超过岛状结构的高度，则岛状结构的斜面 己被AlGaN填为平面，斜面不复存在，意味着裂痕问题的浮现。且此不连续 岛状结构的外延工艺稳定性差，再现性低，不利于元件的大量生产。
有鉴于此，仍有必要开发新的半导体元件的制造方法或结构，以达到预 防元件产生裂痕情形，提高元件可靠度，降低生产成本，以符合市场需求。
发明内容
本发明提供一种半导体元件的制造方法，用以解决晶格差异所产生的膜 层品质不良问题。此外，更可用以解决发光二极管中，蓝宝石基板与成长于 其上的三族氮化物之间，因晶格不匹配所产生的应力而造成的裂痕情形。
本发明提供一种半导体元件的制造方法，可用以简化后续晶粒切割工艺。
本发明提供一种半导体元件的制造方法，包含提供基板，并于基板表 面利用光刻或激光雕刻的方式形成多条沟槽，此多条沟槽将基板表面划分成 多个平台结构(mesa structure)，并使基板成为图案化基板；以及，成长半 导体元件(例如光电元件或发光二极管)于图案化基板表面。上述半导体 元件具有至少一层膜层，其中，与图案化基板接触的膜层为第一膜层，上述 第一膜层通过多条沟槽而被划分成多个不相连的区域。
如上所述的半导体元件的制造方法，其中该沟槽的宽度大于或等于2u m，该沟槽的深度介于l~15um，单一该平台结构为方形、菱形、圆形、椭 圆形、平行四边形或其它任意多边形，单一该平台结构表面的平均直径或边 长介于50p m 2mm。
如上所述的半导体元件的制造方法，其中该第一膜层为三族氮化物半导体材料，该三族氮化物半导体材料可为AlxInyGai.x.yN，其中0^x+y^1，该
图案化基板的材料为蓝宝石。
如上所述的半导体元件的制造方法，其中该图案化基板用以降低该第一 膜层内部的应力。
本发明还提供一种半导体元件结构，包含图案化基板，该图案化基板 具有多条沟槽；与半导体元件，该半导体元件位于该图案化基板表面，该半 导体元件具有至少一层膜层，其中，与该图案化基板接触的该膜层为第一膜 层，该第一膜层通过该多条沟槽而被划分成多个不相连的区域。
如上所述的半导体元件结构，其中该图案化基板用以降低该第一膜层内 部的应力。
如上所述的半导体元件结构，该第一膜层为三族氮化物半导体材料，该 三族氮化物半导体材料可为AlxInyGai.x.yN，其中0^x+y^1，该图案化基板 的材料为蓝宝石。
如上所述的半导体元件结构，该图案化基板表面通过该多条沟槽而被划 分成多个平台结构，该沟槽的宽度大于或等于2 u m，该沟槽的深度介于1~15 ^m，单一该平台结构为方形、菱形、圆形、椭圆形、平行四边形或其它任 意多边形，单一该平台结构表面的平均直径或边长介于50u m 2mm。
如上所述的半导体元件结构，该半导体元件为光电元件或为发光二极管。
本发明能够解决晶格差异所产生的膜层品质不良问题。
图1为传统发光二极管结构中，成长于蓝宝石基板上的GaN膜层表面所 具有的不连续岛状结构示意图2为根据本发明所提供的半导体元件的制造方法所描绘的工艺示意
图3A为根据本发明所建构的图案化基板的立体俯视图； 图3B为根据本发明所建构的图案化基板的剖面图； 图3C为根据本发明所建构的一种半导体元件结构。 其中，附图标记说明如下210步骤l，图案化基板的形成过程；
220步骤2，在图案化基板上形成第一膜层与其它三族氮化物半导体材 料的工艺示意；
230步骤3，在图案化基板上成长透明导电层、P型电极与N型电极的 工艺示意；
240 步骤4，沿着沟槽切割，使成多个独立的元件的工艺示意；
300 半导体元件结构
310 图案化基板
312 沟槽
320 半导体元件
321 第一膜层
322 其它三族氮化物半导体材料
323 透明导电层
324 P型电极
325 N型电极
具体实施例方式
本发明在此所探讨的方向为一种半导体元件的制造方法。为了能彻底地 了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明 的施行并未限定于制造半导体元件的本领域技术人员所熟悉的特殊细节。另 一方面，众所周知的组成或步骤并未描述于细节中，以避免造成本发明不必 要的限制。本发明的优选实施例会详细描述如下，然而除了这些详细描述之 外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定， 其以之后的权利要求书为准。
一般公知技术中，往往会在晶格不匹配的膜层之间，或在基板表面额外 形成缓和层或缓和结构，以解决晶格差异所造成的元件不良情形，如裂痕或 缺陷等问题。以下所列举的两件现有技术各提出其所主张的解决方法。
美国专利US7326963，提出以超晶格(superlattice)结构为张力缓和层 (strain-relieving structure)，用以释放因膜层材料间的晶格不匹配所产生的 应力。然而，超晶格结构是一种特定形式的层状精细复合材料，主要由两种以上不同化学成份、不同晶格的奈米薄膜以几个纳米到几十个纳米的尺寸交 替生长而成，且超晶格结构需保持严格的周期性，因此超晶格结构的品质难 以控制，不易制得，不良的膜层则更容易造成元件光电效应的降低。
美国专利US5874747，主要针对膜层与膜层间的晶格错位情形提出解决 方法。此专利提出将激光二极管元件成长于具有平台结构的SiC基板，以解 决SiC与GaN材料间的晶格不匹配(mismatch)(不匹配度约为3%)所造成 的晶格错位情形。在GaN系统中，小面积的平台结构可以减少线性界面的错 位(dislocation)密度。其所凭借的原理为错位的情形会移至小面积平台 柱脚的边缘，并于一个错位情形与另一错位情形相遇并互相影响前消灭。
然而上述现有技术所提出缓和晶格不匹配的解决方法，除了工艺复杂， 难以实施之外，亦不易控制品质的合格率，另一件传统技术所提出的方法则 是用以解决晶格不匹配度约为3%附近的晶格不匹配所产生的晶格错位情 形，而非解决晶格不匹配度远大于3%时膜层间所产生的应力问题。
为了提出更完善，制作上更容易达成的应力问题解决方法，本发明提出 一种半导体元件的制造方法，除了以一般工艺手段即可达成，更不需形成额 外的结构或膜层来解决晶格所产生的应力问题，以避免此额外的膜层或结构 吸收活化层(active layer)所产生的光线，而降低了元件的光电效应。此外， 本发明所提出的半导体元件的制造方法，对于元件后续的晶粒切割上更为便 利。
本发明利用预先制作的图案化基板成长三族氮化物半导体材料或光电 元件，特别是对于成长铝含量超过25%的三族氮化物半导体材料(如 AlxInyGai.x-yN,X>0.25)，利用本发明可大幅降低材料内部的应力，避免材料发 生龟裂而使元件失效的现象。同时由于材料内部蓄积的应力较低，亦可提高 元件的光电效益。此外，本发明所提供的半导体元件的制造方法，省去为了 降低应力的累积所于元件内部额外成长的结构，避免此额外加入的结构破坏 原有元件的光电效益。
本发明提供一种半导体元件的制造方法，包含提供基板，并于基板表 面利用光刻或激光雕刻的方式形成多条沟槽，此多条沟槽将基板表面划分成 多个平台结构(mesa structure)，并使基板成为图案化基板；以及，成长半 导体元件(例如光电元件或发光二极管)于图案化基板表面。上述半导体元件具有至少一层膜层，其中，与图案化基板接触之膜层为第一膜层，上述 第一膜层通过多条沟槽而被划分成多个不相连的区域。
在外延工艺中，若上下膜层材料的晶格差异远大于3%，所产生的应力 会使得膜层材料容易出现裂痕情形。在本发明中所提供的图案化基板即用以 降低第一膜层内部的应力。其凭借的原理为使原本应是大面积的第一膜层， 通过上述多条沟槽而被划分成多个小面积的第一膜层，并且让因晶格差异所 产生的、在膜层中连续推挤的应力通过沟槽而释放，避免膜层材料出现裂痕， 影响元件品质。
上述沟槽的宽度大于或等于2ixm，深度大于或等于lum，其中，沟槽 的优选深度为1 15um。另外，前述所提及的单一平台结构为方形、菱形、 圆形、椭圆形、平行四边形或其它任意多边形，其中单一平台结构表面的平 均直径或边长介于50 u m 2mm或大于2mm。
另外，上述图案化基板的材料为蓝宝石(sapphire,单晶三氧化二铝)， 第一膜层为三族氮化物半导体材料，上述三族氮化物半导体材料可为 AlxInyGai.x.yN，其中0^x+y^1。且本发明所提供的半导体元件的制造方法， 对于成长AlxInyGai-x.yN， xX).25的材料而言，更能发挥其效果。另外，上述 图案化基板的材料亦可为碳化硅(SiC)。在另一范例中，图案化基板为单 晶三氧化二铝，第一膜层为氮化镓(GaN)，三氧化二铝相对于GaN的晶格 差异约为13.8%,此两膜层间的应力释放适用本发明所提供的半导体元件的 制造方法。
请参考图2所示，为根据本发明所提供的半导体元件的制造方法所描绘 的工艺示意图。步骤210为图案化基板的形成过程，亦即利用光刻或激光雕 刻于基板表面形成多个沟槽；接着，步骤220则于图案化基板上形成第一膜 层与其它三族氮化物半导体材料，由图2中可清楚的看出，成长于图案化基 板表面的膜层(斜线区域)，通过沟槽而被划分成多个小区域；在半导体材 料的成长工艺之后，步骤230为透明导电层、P型电极与N型电极的成长工 艺示意图；最后，步骤240为沿着沟槽切割，使成多个独立的元件示意图。
另外，请参考图3A至图3C，图3A为根据本发明所建构的图案化基板 的立体俯视图，图3B为图3A的剖面图，图3C为根据本发明所建构的一种 半导体元件结构300，包含具有多条沟槽312的图案化基板310，与位于图案化基板310表面的半导体元件320。
上述图案化基板310表面通过多条沟槽312而被划分成多个平台结构 (mesa structure)，如图3A所示。其中，单一平台结构为方形、菱形、圆 形、椭圆形、平行四边形或其它任意多边形，且单一平台结构表面的平均直 径或边长(请参考图3B中符号D所指示的位置)为50 u m 2mm或大于2mm。 另外，上述所提及的沟槽312其宽度(请参考图3B中符号W所指示的位置) 大于或等于2 P m，沟槽的深度(请参考图3B中符号H所指示的位置)大于 或等于lum，其中，沟槽的优选深度为1 15um。
另外，上述半导体元件320具有至少一层膜层，其中，与图案化基板310 接触的膜层为第一膜层321，第一膜层321通过多条沟槽312而被划分成多 个不相连的区域。通过沟槽的划分而将第一膜层321分离成多个小区域，使 得因上下膜层材料其晶格的不匹配所产生的应力可通过沟槽而释放，不至于 在膜层内推挤，造成元件出现裂痕，影响品质。因此，本发明所提供的图案 化基板主要用以降低第一膜层内部的应力。此外，上述多个位于基板上的沟 槽，更可使得发光二极管元件于后续晶粒切割的程序更为容易，降低生产成 本。
前一段落所提及的半导体元件为发光二极管等光电元件，图案化基板的 材料为三氧化二铝(sapphire)，第一膜层为三族氮化物半导体材料。其中， 三族氮化物半导体材料为AlxInyGai.x.yN， x与y值的范围系为O^x+y^l, 然而，本发明所提供的半导体元件结构，对于成长AlxInyGai.x.yN， xX).25的 材料而言，更能发挥其效果。
请参考图3C，为根据本发明所建构的一种半导体元件结构300。图中位 于图案化基板表面的半导体元件320更包含第一膜层321、其它三族氮化 物半导体材料322、透明导电层323、 P型电极324以及N型电极325等。 上述透明导电层323的材料包含铟锡氧化物(ITO)、铟锌氧化物(IZO)、 氧化锌(ZnO)、氧化镍(NiO)、镉锡氧化物(CTO)或上述族群的组合， 以及ZnO:Al、 ZnGa204、 Sn02:Sb、 Ga203:Sn、 AgIn02:Sn、 In203:Zn、 CuA102、 LaCuOS、 CuGa02与SrCu202等。
另外，上述图案化基板的材料亦可为碳化硅(SiC)。在另一范例中， 图案化基板为三氧化二铝，第一膜层为氮化镓(GaN)，三氧化二铝相对于GaN的晶格差异约为13.8%，此两膜层间的应力释放适用本发明所提供的半 导体元件结构。
显然地，依照上面实施例中的描述，本发明可能有许多的修正与差异。 因此需要在其附加的权利要求的范围内加以理解，除了上述详细的描述外， 本发明还可以广泛地在其它的实施例中施行。上述仅为本发明的优选实施例 而已，并非用以限定本发明的范围；凡其它未脱离本发明所揭示的精神下所 完成的等效改变或修饰，均应包含在所附权利要求书所限定的范围内。
权利要求
1、一种半导体元件的制造方法，包含提供基板，在该基板表面形成多条沟槽，使该基板成为图案化基板；与成长半导体元件于该图案化基板表面，该半导体元件具有至少一层膜层，其中，与该图案化基板接触的该膜层为第一膜层，该第一膜层通过该多条沟槽而被划分成多个不相连的区域。
2、 如权利要求1所述的半导体元件的制造方法，该图案化基板表面通 过该多条沟槽而被划分成多个平台结构，该沟槽的宽度大于或等于2txm， 该沟槽的深度介于l-15um，单一该平台结构为方形、菱形、圆形、椭圆形、 平行四边形或其它任意多边形，单一该平台结构表面的平均直径或边长介于 50 y m 2mrn。
3、 如权利要求1所述的半导体元件的制造方法，其中该基板上的图案 利用光刻或激光雕刻的方式形成。
4、 如权利要求1所述的半导体元件的制造方法，该半导体元件为光电 元件或发光二极管。
5、 如权利要求1所述的半导体元件的制造方法，该第一膜层为三族氮 化物半导体材料，该三族氮化物半导体材料可为AlxInyGai-x-yN,其中0^x+y ■ 1，该图案化基板的材料为蓝宝石。
6、 如权利要求1所述的半导体元件的制造方法，该图案化基板用以降 低该第一膜层内部的应力。
7、 一种半导体元件结构，包含 图案化基板，该图案化基板具有多条沟槽；与半导体元件，该半导体元件位于该图案化基板表面，该半导体元件具有 至少一层膜层，其中，与该图案化基板接触的该膜层为第一膜层，该第一膜 层通过该多条沟槽而被划分成多个不相连的区域。
8、 如权利要求7所述的半导体元件结构，该图案化基板用以降低该第 一膜层内部的应力。
9、 如权利要求7所述的半导体元件结构，该第一膜层为三族氮化物半 导体材料，该三族氮化物半导体材料可为AlxInyGai_x_yN，其中0^x+y^1， 该图案化基板的材料为蓝宝石。
10、 如权利要求7所述的半导体元件结构，该图案化基板表面通过该多 条沟槽而被划分成多个平台结构，该沟槽的宽度大于或等于2um，该沟槽 的深度介于l 15um，单一该平台结构为方形、菱形、圆形、椭圆形、平行 四边形或其它任意多边形，单一该平台结构表面的平均直径或边长介于50 Pm 2mm。
11、 如权利要求7所述的半导体元件结构，该半导体元件为光电元件或 为发光二极管。
全文摘要
本发明提供一种半导体元件结构及半导体元件的制造方法。其中该半导体元件的制造方法包含提供基板，并于基板表面利用光刻或激光雕刻的方式形成多条沟槽，此多条沟槽将基板表面划分成多个平台结构(mesa structure)，并使基板成为图案化基板；以及，成长半导体元件(例如光电元件或发光二极管)于图案化基板表面。上述半导体元件具有至少一层膜层，其中，与图案化基板接触的膜层为第一膜层，上述第一膜层通过多条沟槽而被划分成多个不相连的区域。本发明能够解决晶格差异所产生的膜层品质不良问题。
文档编号H01L31/0236GK101587831SQ200810097859
公开日2009年11月25日 申请日期2008年5月19日 优先权日2008年5月19日
发明者涂博闵, 詹世雄, 黄世晟 申请人:先进开发光电股份有限公司