ZnO类半导体元件的制作方法

专利名称：ZnO类半导体元件的制作方法
技术领域：
本发明涉及一种ZnO类半导体元件，该ZnO类半导体元件的层叠结构中包含由 ZnO或MgZnO构成的受主掺杂层。
背景技术：
ZnO类半导体在作为照明、背照灯等光源使用的紫外LED、高速电子器件、表 面声波器件等中的应用备受期待。ZnO类半导体的多功能性、发光电压大小等已受到瞩 目，但关于其作为半导体器件材料的研究却基本未见进展。其最大难点在于，难以对其 进行受主掺杂，无法获得ρ型ZnO。但近年来，正如非专利文献1及非专利文献2中所记载的，随着技术的进步，已 经能够获得P型ZnO，并且，其发光也已经得到了确认。例如，已提出了使用氮作为受 主来获得ρ型ZnO的方案。正如非专利文献4中记载的，掺杂氮作为受主时，氮的掺杂 效率强烈依赖于生长温度，因此，为了进行氮掺杂，必须要降低基板温度。可是，降低 基板温度会导致结晶性降低，形成补偿受主的载流子补偿中心，而氮是非活化的(自补 偿效应)，因而导致ρ型ZnO层的形成本身是非常困难的。于是，已有非专利文献2中所示的下述方法使晶体生长的主面为-C面，利用 氮掺杂效率的温度依赖性，通过使生长温度在400°C与1000°C之间来回变化的重复温度 调制法(反復温度変調法)(Repeated TemperatureModulation RTM)来形成更高载流子浓
度的ρ型ZnO层。可是，采用上述方法时，存在的问题是由于需要不断进行加热和冷却来重 复进行膨胀、收缩，而这将给制造装置造成较大负担，因此存在导致制造装置的规模变 大、维护周期缩短的问题。此外，为了确定掺杂量，对于低温部分须进行准确的温度 控制，而在短时间内准确地控制400°C和1000°C是困难的，因而导致再现性、稳定性不 良。此外，由于使用激光作为加热源，而这种情况下不适于进行大面积的加热，因此也 导致难以进行用以降低器件制造成本的多片生长。必须采用RTM的原因在于，将ZnO 基板的-C面用于晶体生长时，如果不调节至低温，则无法使氮掺入，这是-C面生长所 特有的性质。另一方面，正如非专利文献3中公开的那样，已知使用ZnO基板的+C面作为 生长用基板时，容易引入氮。于是，我们进行了使ZnO类薄膜在+C面ZnO基板上进行 +C面生长的研究，结果发现与ZnO薄膜相比，MgZnO薄膜更容易进行ρ型化；即使 不采用RTM、而是进行恒定温度的生长，也能够实现ρ型化。上述结果已在提出了申请 的日本特愿2007-251482号等中进行了详细说明。非专利文献1 A.Tsukazaki et al.，JJAP 44 (2005) L643非专利文献2 A.Tsukazaki et al Nture Material 4 (2005) 42非专利文献3 M.Sumiya et al., Applied Surface Science 223 (2004)p.206非专利文献4 K.Nakahara et al., Journal of Crystal Growth 237-239 (2002)p.50
发明内容
发明要解决的问题可是，即使采用上述方法，仍然存在问题。这些问题会在制作半导体元件的层 叠结构时产生。层叠ZnO类薄膜时，薄膜的平坦性尤为重要。如果薄膜的平坦性不良， 则会成为载流子在薄膜中移动时的阻碍。此外，层叠结构中越处于上层则表面越粗糙， 而其表面粗糙(表面荒Λ )会引发下述问题无法取得蚀刻深度的均勻性、因表面粗糙而 引起结晶面发生各向异性生长。基于上述理由，易导致其难以发挥出作为半导体器件所 需要的功能。为此，通常期待薄膜表面尽可能平坦。正如已经提出申请的日本特愿2008-5987及日本特愿2007-27182中公开的，为 了层叠平坦的ZnO类薄膜，需要750°C以上的生长温度；而对于MgZnO的情况，要形成 平坦的膜则必须要达到更高的温度。另一方面，使ZnO类薄膜进行+C面生长时，易引 入氮，但仍然存在生长温度依赖性，且温度越高，越难以引入氮。对于ZnO类薄膜的η型层的情况，即使在高温下进行晶体生长，也不会发生η型 杂质的掺杂以及膜的平坦性方面的问题。可是，在制作受主掺杂层时，为了提高受主元 素的掺杂浓度，必须要如上所述地降低生长温度。但一旦降低生长温度，又会引发膜的 表面粗糙。这样一来，在层叠ZnO类薄膜时，如果在制作η型层之后层叠受主掺杂层， 则会引发受主掺杂层的表面粗糙。另一方面，如果在制作受主掺杂层之后层叠η型层， 又会导致受主掺杂层的粗糙向η型层传播，进而会引发表面平坦性劣化、无法发挥出作 为半导体器件所需要的功能这样的问题。另一方面，对于将ZnO用于受主掺杂层等的情况，ZnO在物性方面存在若干难 以解决的问题。退火会引发电气特性发生变化，这是广为公知的事实。在低氧状态下， 电子浓度增加，趋于低电阻化；而在存在氧的状态下，电子浓度和迁移率均减小，趋于 高电阻化。这意味着，在自ZnO生长的时刻起到器件完成为止的工艺中或操作中，ZnO 的膜特性很可能会发生变化；以及，在膜的生长温度下，膜的性质容易发生变化。这在 电子器件中是尤其会成为问题点的性质。这表示，ZnO易引起组成偏差。作为氧化物，已知存在下述性质正如 ZnusCVs那样，ZnO易偏向于富含Zn的一侧。这样一来，进行低氧状态退火时，会使 Zn的富含程度增高；而在高氧状态退火时，会使Zn的富含程度降低。对于半导体器件而 言，为了按照预期地进行导电性控制，必须要使其在非掺杂状态下稳定，而非掺杂ZnO 的稳定性稍差。因此，特别是在进行例如氮掺杂这样的受主掺杂时，容易自发地形成补 偿能级(自补偿效应)、或因点缺陷增生而导致表面原子迁移受到抑制、进而引发膜表面 的粗糙等。此外，由于ZnO的C轴取向非常高，因此大多情况下会形成类似六棱柱集合体 那样的膜。此时，在六棱柱之间存在被称作晶界(粒界)的区域，而该区域会出现势垒。 巧妙地利用了该性质的是ZnO压敏电阻器(varistor)，但由于会导致晶体缺陷的发生，因 此通常会成为工作电压升高、漏电流产生的原因，并且会引发所述升高程度因所形成的 膜的不同而异的现象，这种现象特别是对于电子器件而言也成为问题点。除此之外，在我们已经提出申请的日本特愿2007-221198中还详细记载了下述问题的存在进行ρ型化所必须的氮掺杂易引起ZnO膜表面变得粗糙，因此，特别是对 于MBE生长的情况，所述膜表面粗糙会导致Si等不期待的杂质的混入。其依据尚不明 确，但可推测如下这一现象很可能也与ZnO中易产生缺陷有关。本发明为解决上述问题而提出，目的在于提供一种ZnO类半导体元件，该ZnO 类半导体元件在形成含有受主掺杂层的层叠体(積層体)、且该受主掺杂层中包含ZnO类 半导体时，能够在不使受主元素的浓度降低的情况下，抑制受主掺杂层或在受主掺杂层 之后形成的层的平坦性劣化及晶体缺陷增加，并使膜的特性得以稳定化。解决问题的方法为了达成上述目的，本发明的ZnO类半导体元件的要点在于该ZnO类半导体 元件是在基板上通过晶体生长层叠ZnO类半导体而形成的ZnO类半导体元件，该ZnO类 半导体元件包含受主掺杂层，所述受主掺杂层包含MgYZni_Y0(0 < Y < 1)且包含至少1 种受主元素，并且，该ZnO类半导体元件中与上述受主掺杂层相接触地形成有非掺杂或 经过施主掺杂的MgxZivxCKO < X < 1)层。另外，本发明的ZnO类半导体元件的要点在于该ZnO类半导体元件是在基板 上通过晶体生长层叠ZnO类半导体而形成的ZnO类半导体元件，该ZnO类半导体元件 包含受主掺杂层和η型MgzZivzO (0<Ζ < 1)层，所述受主掺杂层包含MgYZni_Y0 (O < Y < 1)且包含至少1种受主元素，所述η型MgzZivzO ((^Z < 1)层包含至少1种施主元 素，并且，非掺杂或经过施主掺杂的MgxZivxO层位于上述受主掺杂层和η型MgzZivzO 层之间且与这两层中的任一层相接触地形成。发明的效果根据本发明，在形成含有包含ZnO类半导体的受主掺杂层的层叠体时，与受主 掺杂层相接触地形成非掺杂或施主掺杂MgZnO层。并且，对于层叠体包含受主掺杂层和 η型MgzZivzO层的情况，非掺杂或施主掺杂MgZnO层位于受主掺杂层和η型MgzZivzO 层之间、且与这两层中的任一层相接触地形成。进一步，对于上述任意情况，受主掺杂 层均由包含Mg的MgZnO构成。因此，基于MgZnO层的基底效果及MgZnO自身的特性，能够在不使受主掺杂 层的受主元素浓度降低的情况下，抑制受主掺杂层或在受主掺杂层之后形成的层的平坦 性劣化及晶体缺陷增加。并且，能够使受主掺杂层的特性及性质得以稳定化。


图1示出了本发明的ZnO类半导体元件的层叠结构的一例。图2示出了在受主掺杂层的基底中使用MgZnO时和使用ZnO时层叠结构的差
已 升。图3示出了与图2的各层叠结构相对应的受主掺杂层表面的状态。图4示出了层叠形成ZnO基板/ZnO时的表面状态和PL发光光谱。图5示出了层叠形成ZnO基板/MgZnO/ZnO时的表面状态和PL发光光谱。
图6示出了层叠形成ZnO基板/MgZnO/MQW层时的表面状态和PL发光光谱。图7示出了层叠形成ZnO基板/MgZnO时的表面状态。图8示出了层叠形成ZnO基板/MgZnO/ZnO时的表面状态。
图9示出了层叠形成ZnO基板/ZnO时的表面状态。图10示出了 MgZnO单层的表面状态和ZnO/MgZnO的多层膜的表面状态。图11示出了本发明的ZnO类半导体元件的层叠结构的其它例子。图12示出了氮浓度对于生长温度的依赖性。图13示出了制作平坦的MgZnO和ZnO时生长温度的差异。图14示出了 ZnO类薄膜表面的算术平均粗糙度与基板温度之间的关系。图15示出了 ZnO类薄膜表面的方均粗糙度与基板温度之间的关系。图16示出了添加氮时MgZnO和ZnO的表面形状。图17示出了图16所示的表面平坦性和Si的混入浓度之间的关联性。图18示出了 MgZnO和ZnO的PL发光强度随时间的变化。图19是比较MgZnO和ZnO的IV特性的图。图20示出了使用MgZnO层的LED结构的一例。图21示出了使用MgZnO层的PD结构的一例。图22示出了添加有氮的MgZnO和ZnO的PL发光光谱。图23示出了添加有氮的MgZnO和ZnO的PL发光光谱。图24示出了添加有氮的MgZnO和ZnO的PL发光光谱。符号说明IZnO 基板2n 型 MgzZnO 层3非掺杂MgZnO层4MQW 活性层5 非掺杂 MgxZnO 层6受主掺杂MgYZnO层
具体实施例方式以下，结合附图对本发明的实施方式之一进行说明。但附图仅是示意图，与实 际情况有所差异。并且，在各个附图之间也包含相互尺寸关系或比例不同的部分。图1 示出了本发明的ZnO类半导体元件的层叠结构的一例。在作为生长用基板的ZnO基板1上依次层叠有η型MgzZivzO (0<Ζ < 1)层2、 非掺杂MgZnO层3、MQW活性层4、非掺杂MgxZivxO(C) < X < 1)层5、受主掺杂 MgyZn1^O (0<Υ<1)层 6。其中，为了 简化对 η 型 MgzZivzO 层 2、非掺杂 MgxZivxO 层5、受主掺杂MgYZni_Y0层6等的表记，分别将它们记作η型MgzZnO层2、非掺杂 MgxZnO层5、受主掺杂MgYZnO层6。以下对于其它的表记也同样处理。另外，所述的ZnO类半导体或ZnO类薄膜，指的是由ZnO或包含ZnO的化合 物构成的半导体或薄膜，作为具体例，除了包含ZnO的半导体或薄膜以外，还包括包含 IIA族元素的氧化物和Zn的氧化物的半导体或薄膜、包含IIB族元素的氧化物和Zn的氧 化物的半导体或薄膜、或包含IIA族元素的氧化物、IIB族元素的氧化物和Zn的氧化物的 半导体或薄膜。MQW活性层4形成为下述结构例如，交替地层叠势垒层Mgcu5ZnO和阱层ZnO而得到的多量子阱结构。受主掺杂MgYZnO层6中掺杂有至少1种受主元素。作为 受主元素，可使用氮、磷、砷、锂、铜等。添加至η型MgzZnO层2中的施主元素从IIIA 族元素中选择至少1种。因此，也可以掺杂2种以上。作为施主元素，包括B(硼)、 Al(铝)、Ga(镓)等。此外，非掺杂MgxZnO层5相当于非掺杂或经过了施主掺杂的MgxZivxOOX X <1)层，因此也可以将其作为施主掺杂MgxZnO层。作为此时的施主元素，可以与η型 MgzZnO层2的情况相同地进行选择。而对于非掺杂MgxZnO层5及受主掺杂MgYZnO层 6，如上所述，包含MgZnO，其中的Mg组成在O <X、O < Y范围即一定含有Mg。另 一方面，对于Mg组成的上限，优选使0<X《0.5、0<Y《0.5。这是由于，目前，可制 作出均勻的MgZnO混晶的Mg组成比为50 %以下，而为了更切实地制作出均勻的MgZnO 混晶，则更优选使Mg组成比在30%以下。这里，向ZnO (氧化锌)或MgZnO (氧化镁锌)中掺杂施主元素时，通常成为η 型；而对于掺杂受主元素的情况，因掺杂量不同而异，由于根据自补偿效应等未必会使 受主元素活化，也可能不成为P型半导体，因此所述的受主掺杂层包括P型半导体及i型 半导体(本征半导体)。图1所示结构的特征点在于制作受主掺杂层时，将非掺杂MgZnO层用于基 底；以及，受主掺杂层包含MgZnO。这样一来，在层叠ZnO类半导体时，通过在η型 层至受主掺杂层之间插入非掺杂MgZnO层，并在受主掺杂层中也采用MgZnO，则不仅 可以向受主掺杂层中大量导入受主元素，同时还能够防止受主掺杂层的表面粗糙。以下，针对上述作用效果进行说明。首先，如背景技术部分所述，使用ZnO基 板的+C面、并使ZnO类薄膜发生+C面生长时，容易导入受主元素，但仍然存在生长温 度依赖性，温度越高，越难以导入氮。图12示出了晶体生长温度(基板温度)和ZnO薄膜中的氮浓度之间的关系。示 出的是生长温度达到600°C 850°C左右范围时的特性。这是一边掺杂作为受主元素之一 的氮一边使ZnO薄膜在ZnO基板的+C面上生长的结果。纵轴代表掺杂氮时导入到ZnO 薄膜中的氮浓度(cm 3)，横轴代表生长温度(基板温度单位。C )。如图12所示，在 ZnO类薄膜中，即使使用+C面，作为受主元素之一的氮的浓度仍具有温度依赖性，温度 越低，掺杂的氮浓度越高。因此，为了充分导入氮、以使ZnO类薄膜实现ρ型化，只要 降低基板温度即可，但降低基板温度后，又会引发如下所述的表面平坦性的问题。关于形成ZnO薄膜时表面平坦性与生长温度之间的关系，在已经提出申请的日 本特愿2008-5987进行了详细描述，以下再次对要点进行说明。改变基板温度(生长温 度)，使ZnO薄膜在MgZnO基板上发生晶体生长，并以数值表示每个基板温度下ZnO的 表面平坦性，将这些数值作图，结果如图14所示。图14的纵轴Ra(单位为nm)代表膜 表面的算术平均粗糙度。所述算术平均粗糙度Ra由粗糙度曲线求出。粗糙度曲线示出的是下述结果例如，在指定的取样部位通过AFM(原子力显 微镜)测定等观察膜表面的凹凸，在粗糙度曲线上同时示出凹凸的大小及这些凹凸的平 均值。然后，沿粗糙度曲线的平均线方向仅选出基准长度1，将该选出部分的平均线到 测定曲线之间的偏差的绝对值累加并取平均值。将该平均值表示为算术平均粗糙度Ra = (1/1) X / |f(x) |dx(积分区间为O 1)。这样，一处缺陷对于测定值的影响非常小，可获得稳定的结果。需要说明的是，算术平均粗糙度Ra等表面粗糙度的参数是在JIS标准 中规定的参数，这些采用这些参数。以利用上述方法求出的算术平均粗糙度Ra作为纵轴、以基板温度为横轴，其结 果如图14所示。图14的黑三角(▲)代表基板温度低于750°C的数据，黑圆圈(·)代 表基板温度在750°C以上的数据。由图14可知，以基板温度750°C为分界线，超过750°C 之后，随着基板温度升高，表面平坦性迅速提高。图15中示出的是由与图14相同的测定数据求出的膜表面的方均粗糙度RMS。 方均粗糙度RMS表示下述数据将粗糙度曲线的平均线到测定曲线之间的偏差的平方相 加，取其总和的平均值，再求出该平均值的平方根。利用求算算术平均粗糙度Ra时的基 准长度1，得到下述RMS:RMS = { (1/1) X f (f(x))2dx}V2 (积分区间为 0 1)。图15的纵轴代表方均粗糙度RMS，横轴代表基板温度。其中，黑三角(▲)代 表基板温度低于750°C的数据，黑圆圈(·)代表基板温度在750°C以上的数据。由图15 可知，对于基板温度，与图14相同，以750°C为分界线，超过750°C之后，随着基板温度 升高，表面平坦性迅速提高。因此，在使ZnO类薄膜在ZnO类材料层上生长时，使基板温度在750°C以上进 行外延生长时，能够得到平坦性良好的膜，即使是层叠结构的最上层也能够获得平坦的膜。但是，如图12所示，即使进行+C面生长，氮掺杂量也依赖于生长温度，要获 得足够的氮掺杂量，必须使ZnO类薄膜的生长温度低于750°C，但由图14、15可知，当 生长温度低于750°C时，表面平坦性变得极差。另外，与ZnO相比，MgZnO的阶梯流动 (step flow)生长温度更高。图13表明，MgZnO的阶梯流动生长温度升高。图13 (a)是使用AFM、以边 长2 μ m的正方形范围对生长在ZnO基板上的ZnO薄膜表面进行扫描而得到的图像；图 13 (b)是使用AFM、以边长2 μ m的正方形范围对生长在ZnO基板上的MgZnO薄膜表面 进行扫描而得到的图像。图13 (a)的ZnO薄膜的生长温度为790°C，图13 (b)的MgZnO薄膜的生长温度 为880°C。对于MgZnO薄膜而言，在生长温度880°C左右可以保持表面平坦性；而对 于ZnO薄膜而言，即使在790°C也能够保持表面平坦性。由此可以认为与ZnO薄膜 相比，MgZnO薄膜需要在更高温度下生长，因而为了提高氮掺杂浓度使生长温度为低温 时，对MgZnO薄膜的表面平坦性产生的影响会更大。对于ZnO类半导体而言，表面粗糙是引起不期待的杂质掺杂的原因，是ρ型化 的障碍，这一结论在已经提出申请的日本特愿2007-221198中已进行了说明。在杂质 中，特别是Si，其是使O2发生等离子体化而获得活性氧的自由基池(，7力 > 七 > )内 的放电管的构成元素，混入得最多。而一旦掺入Si，其将作为施主发挥作用，Si的混入 浓度越高，则ρ型化越为困难。因此，预先使膜表面达到平坦化是重要的。图16、17的数据是利用具有自由基池的MBE(Molecular BeamEpitaxy (分子束外 延))装置使氮掺杂的MgxZnO薄膜在ZnO基板上进行外延生长而测得的。此外，利用 二次离子质量分析法(Secondary Ion MassSpectroscopy SIMS)测定了 MgxZnO 薄膜中的硅浓度、氮浓度。图16(a)示出了在基板温度750°C下利用一氧化氮(NO)等离子体进行氮掺杂 而向ZnO(X = O)中掺杂了 3X IO19Cm 3的氮时的表面图像。另一方面，图16(b)示出 了在基板温度750°C下利用一氧化氮(NO)等离子体进行氮掺杂而向MgcuZnO中掺杂了 IX IO19cm 3的氮时的表面图像。这些表面图像是利用AFM (原子力显微镜)得到的，图 16(a)、(b)的扫描范围均为边长IOym的正方形，且图中的数字均为RMS(Root Mean Square (均方根))值。将这些结果进行比较可知，在低温下，会引发氮掺杂ZnO的表面粗糙。而在相 同的低温下进行氮掺杂时，MfeuZnO却未产生表面粗糙，其在进行受主掺杂时，可制作 出平坦的膜，因此优选含有Mg成分的MgZnO。如图17所示，对于ZnO类半导体而言，表面粗糙是引起不期待的杂质掺杂的原 因，是ρ型化的障碍。在图17中，以Si作为不期待的杂质的例子。图17(a)示出了图 16 (a)的ZnO层中氮掺杂浓度和Si的混入浓度。另一方面，图17 (b)示出了图16 (b)的 Mg01ZnO层中氮掺杂浓度和Si的混入浓度。图17(a)、(b)的左侧纵轴均代表Si浓度或N浓度、右侧纵轴均代表ZnO的二次 离子强度，且横轴代表深度(μιη)。图中纵虚线代表ZnO基板和MgxZnO薄膜的分界， 氮浓度、硅浓度升高的区域为ZnO层或MgcuZnO层，下降至趋近O的区域为ZnO基板。由该图可知，对于图16(a)所示的表面平坦性不良(表面粗糙)的ZnO层而言， 其薄膜中的Si的混入浓度增高。而Si—旦混入，其将作为施主发挥作用，因此，Si的 混入浓度越高，其P型化越困难。由此，从实现膜表面的平坦化、防止杂质混入的观点 考虑，优选包含Mg成分的MgZnO。于是，如图1所示，在制作受主掺杂层时，通过将非掺杂或施主掺杂MgZnO层 用于基底、并在受主掺杂层中也使用MgZnO，可使受主掺杂层的表面平坦性得以改善。 在制作受主掺杂层时，在基底中使用MgZnO层时和未使用MgZnO层时的效果差异如图 2所示。图2(a)中示出，在ZnO基板41上依次形成了 Ga掺杂MgZnO层42、非掺杂 MgZnO层43、层叠体44、非掺杂ZnO层45、氮掺杂MgZnO层46。对于Ga掺杂MgZnO 层42 非掺杂ZnO层45，使其在90(TC的生长温度下生长；而对于氮掺杂MgZnO层 46，为了提高氮浓度，使其在低温的生长温度830°C下生长。另一方面，图2(b)示出，在ZnO基板41上依次形成了 Ga掺杂MgZnO层42、 非掺杂MgZnO层43、层叠体44、非掺杂MgZnO层50、氮掺杂MgZnO层46。对于Ga 掺杂MgZnO层42 非掺杂MgZnO层50而言，使其在90(TC的生长温度下生长；而对 于氮掺杂MgZnO层46，为了提高氮浓度，使其在低温的生长温度830°C下生长。层叠体44为超晶格层(超格子層)，由交替层叠10个周期的非掺杂ZnO和非掺 杂MgZnO而得到的层叠体构成。此外，Ga掺杂MgZnO层42相当于η型MgzZnO层； 氮掺杂MgZnO层46相当于受主掺杂层(MgYZnO层)；非掺杂MgZnO层50相当于非掺 杂或经过施主掺杂的MgxZnO层。图2的(a)和(b)中的不同仅在于氮掺杂MgZnO层46的基底中使用了非掺杂 ZnO层45还是使用了非掺杂MgZnO层50，其它层的结构及生长温度等均相同。对它们 的最上层的表面状态的比较如图3所示。图3(a)示出了图2(a)的最上层的氮掺杂MgZnO层46的表面；图3(b)示出了图2(b)的最上层的氮掺杂MgZnO层46的表面。这些结 果是通过进行AFM测定经扫描而得到的图像。图3(b)显示出了无粗糙的整洁表面；而 作为图2 (b)，可认为是在氮掺杂MgZnO层46的基底中使用了非掺杂MgZnO层50而引 发的效果。以下，对使用MgZnO时晶体缺陷密度减少的结果进行说明。与上述表面平坦性 的问题相同，晶体缺陷密度是引起不期待的杂质混入的原因，希望尽可能地减少。如图4(b)的右下所示，图4示出了使ZnO薄膜在ZnO基板上生长时，利用AFM 对其表面进行观察的结果。另一方面，如图5(b)的右下所示，图5示出了使Ga(镓)掺 杂的MgZnO薄膜在ZnO基板上生长、并进一步在其上形成ZnO薄膜来获得ZnO基板/ Ga掺杂MgZnO/ZnO这样的层叠结构时，利用AFM对ZnO薄膜表面进行观察的结果。各图像的左上方显示的数字表示AFM的视野范围，是边长为20 μ m的正方形 或边长为Iym的正方形。任一情况下，均使生长温度为800°C。此外，在上述的各构 成下进行PL(光致发光)测定时得到的结果如图4(c)和图5(c)所示。横轴代表波长 (nm),纵轴代表发光强度(任意单位)。在该光谱曲线中，测定曲线M是绝对温度12K 下的结果，室温下的结果为曲线F。此外，IQE代表内部量子效率。图(a)中，可观察 到黑点，这是在表面显示出的位错缺陷，作为测定结果，对于图4的情况，缺陷密度为 3.6X IOW2 ；对于图5的情况，缺陷密度为6.1 X IO4cm 2。将图4和图5进行比较后可 知，使用MgZnO作为ZnO薄膜的晶体生长的基底时，不仅可降低晶体缺陷密度，还可以 使内部量子效率从6.8%大幅上升至20%。如图6(b)所示，显示了在生长温度870°C下形成ZnO基板/Ga掺杂MgZnO/ MQW层的层叠结构时MQW层表面的状态。其中，MQW层由下述层叠体构成，所述层 叠体通过将膜厚2nm的非掺杂ZnO膜和膜厚2nm的非掺杂MgZnO膜交替层叠10个周期 而获得。如上所述，利用AFM，以边长20μιη的正方形视野和边长Ιμιη的正方形视野 对MQW层表面进行了拍摄。晶体缺陷密度为7.2X104cm2。另外，其PL测定结果如 (C)所示，内部量子效率(IQE)为36%。正如PL测定结果所示，通过使用MQW(多量 子阱结构)，可使其内部量子效率相比于图5的情况得到大幅提高。如图7 (b)所示，图7显示了在生长温度870°C下形成ZnO基板/非掺杂MgZnO 时，利用AFM拍摄MgZnO的表面而得到的结果。晶体缺陷密度为7.4X IO4cm 2。另 一方面，图8显示了在生长温度870°C下在图7的非掺杂MgZnO膜上形成非掺杂ZnO 膜后，同样利用AFM对非掺杂ZnO膜的表面进行拍摄而得到的结果。晶体缺陷密度为 3.2 X 10 W2。另一方面，图9示出了未在基底中使用MgZnO、而是在生长温度870°C下使非掺 杂ZnO膜直接在ZnO基板上进行晶体生长而形成ZnO基板/非掺杂ZnO时，对非掺杂 ZnO膜表面的AFM测定图像。此时，缺陷密度为1.2X106cm2。由图4 图9的测定可知，在较高温度下进行晶体生长时，在ZnO基板上晶体 生长得到的MgZnO膜的缺陷最小，如果仅使ZnO在ZnO基板上发生晶体生长，则缺陷 密度显示出两个数量级的增加。而如果在基底中使用MgZnO，则可以抑制MgZnO上的 ZnO膜的缺陷密度增大。图10(a)是在生长温度748 °C下在ZnO基板上形成氮掺杂MgcuZnO时，利用AFM对其表面进行测定而得到的图像。另一方面，图10(b)是在生长温度790°C下在ZnO 基板上交替层叠20个周期的膜厚IOnm的氮掺杂ZnO和膜厚IOnm的氮掺杂Mgcui8ZnO 时，利用AFM对氮掺杂ZnO表面进行测定而得到的图像。由此，在层叠体中反复使用 ZnO时，ZnO表面的粗糙的影响会达到最上层，因而使缺陷密度增加。而在基底中使用 MgZnO时，可显著抑制缺陷密度的增加。如上所述，通过使用MgZnO层，可使MgZnO层本身及在MgZnO层之后形成的
上层的晶体缺陷减少，并使在MgZnO层之上形成的薄膜的光致发光强度飞跃性地增大， 因此，对于发光元件而言，能够使其发光效率得到改善。以下，针对具有图1的结构的ZnO类半导体元件的制造方法进行说明。禾Ij用pH3 以下的酸性溶液对+C面ZnO基板1进行湿式蚀刻，以除去研磨受损层。通过进料(load lock)室，将ZnO基板1导入到具有5X 10_7帕斯卡左右的环境真空的MBE装置中。在 利用热像图成像(thermography)测量温度的同时，在700°C 1000°C下对ZnO基板1进 行加热，以使大气中附着的H2CK烃类有机物升华(热洗(thermal cleaning))。在生长温度900°C下，使用Ga掺杂MgZnO层作为η型MgzZnO层2，使Ga掺 杂MgZnO层/非掺杂MgZnO层/MQW活性层进行生长。MQW活性层4例如通过以5 个周期左右重复形成膜厚1.5nm的阱层ZnO、膜厚6nm的势垒层Mgcu5ZnO而得到。此 时，MQW活性层4中可以含有ZnO层，但如果MQW活性层4的最终层为ZnO层，则 如图1所示地，于生长温度900°C在MQW活性层4上形成例如非掺杂Mgcui5ZnO层作为 非掺杂MgxZnO层5。接着，将生长温度降至850°C，使NO (—氧化氮)气体发生等离 子体裂解(plasma cracking)而导入，从而使氮掺杂Mgai5ZnO作为受主掺杂MgYZnO层6 进行生长。如上所述，通过在受主掺杂层的基底中使用非掺杂MgZnO层，在形成受主掺杂 层时，即使降低生长温度也能够获得良好的表面平坦性，因此可充分地导入受主元素。 应用该结果，也能够适用于上述发光元件以外的其它元件，例如，MOS型或MIS型的 FET (电场效应型晶体管)或HEMT (高电子迁移率晶体管)等。例如，制作沟槽型(trench type)的MOSFET时，也包括以ρ型层作为通道 (channel)层的NPN结构的元件。制造NPN结构时，在生长过程从ρ型层转至η型层 时，使基板温度上升，但此时ρ型ZnO如果是ρ型层的最终层，由于ρ型ZnO在高温下 易产生缺陷，因此ρ型ZnO会产生表面粗糙，并且，在其上形成的η型层中也会传播表 面粗糙，进而导致表面平坦性变差。此时，通过在ρ型层的上层预先形成非掺杂MgZnO 或施主掺杂MgZnO，可以在其后形成表面不粗糙的η型层。MOS型晶体管中可采用NPN结构，如图11(a)所示，仅示出了其层结构。在 ZnO基板21上，形成有η型MgZnO层22、受主掺杂MgZnO层23、非掺杂MgZnO层 24、η型MgZnO层25。受主掺杂MgZnO层23成为ρ型层，形成NPN结构。由于以 相当于经过了施主掺杂的MgxZivxO层的η型MgZnO层22为基底，在其上形成了相当 于受主掺杂层的受主掺杂MgZnO层23，因此，不仅可确保受主元素的掺杂量，同时还能 够使受主掺杂MgZnO层23的表面平坦性得到改善。即使受主掺杂MgZnO层23的表面 平坦性不良，由于是以非掺杂MgZnO层24为基底来制作η型MgZnO层25，因而表面粗 糙不会传播至η型MgZnO层25。
图11(b)示出了形成有两层受主掺杂层时的层叠结构例。在ZnO基板31上， 形成有受主掺杂MgZnO层32、非掺杂MgZnO层33、η型ZnO层34、受主掺杂MgZnO 层35、非掺杂MgZnO层36、η型MgZnO层37。在受主掺杂MgZnO层32、35的各上 层上，分别形成有非掺杂MgZnO层33、36 (相当于非掺杂MgxZivxO层)，这样可使受 主掺杂层的表面粗糙不会传播至上层。由此，通过在制作受主掺杂层之前的层或在受主掺杂层之后形成的层中使用非 掺杂MgZnO层或施主掺杂MgZnO层、并在受主掺杂层中也使用MgZnO，可防止受主掺 杂层及该受主掺杂层的上层的平坦性劣化或缺陷密度增加。如上可知，在制作ZnO类半导体元件时，与由ZnO单独构成的薄膜相比，由 MgZnO构成的薄膜更不易依赖于制造过程中的参数。以下显示出，使用MgZnO时，膜 的特性及性质稳定，因此不仅适用于受主掺杂层时，还适用于发光层、通道层等发挥作 为元件目的的功能的活性功能层(OperatingLayeK工作层))。其中，针对活性功能层的 具体内容，如后所述。在此前的研究中，提到ZnO类半导体(ZnO类化合物半导体)的ρ型化时，专指 对ZnO的ρ型的研究。ZnO类半导体的典型晶格为CdZnO和MgZnO，但出于Cd毒性 的原因，对于窄间隙材料的CdZnO的研究存在避忌的倾向。而就宽间隙半导体的MgZnO 而言，由于其大多存在宽间隙的惯常问题，即受主能量的活化能大(即不易产生孔)、 MgZnO要从烧结体制作而导致难以提高其纯度的问题，基于这些理由，其无法成为ρ型 化的研究对象。但我们发现，ZnO类半导体之一即MgYZni_Y0(0 < Y < 1)，存在至今为止未 被公开的可降低自补偿效应的作用(参见已提出申请的日本特愿2007-251482号中的详 述)。对于这一内容，以下针对其要点进行再次说明。图22示出了 MgZnO特别具有降 低、缓和自补偿效应的作用。图22示出了通过在绝对温度12K(开尔文)下进行氮掺杂 ZnO和氮掺杂MgZnO的光致发光(PL)测定而得到的光谱分布。如图19(a)所示，PL 测定针对的是使氮掺杂MgxiZnO层52 (0<X1 < 1)在ZnO基板51上结晶而得到的结构， 对于氮掺杂MgZnO而言，使用的是使氮掺杂MgZnO层52 (XI兴0)在ZnO基板51上进 行晶体生长而得到的结构；对于氮掺杂ZnO而言，使用的是使氮掺杂ZnO层52 (Xl = O) 代替氮掺杂MgZnO层进行晶体生长而得到的结构。此外，作为光致发光测定装置，使用的是在已经提出申请的日本特愿 2007-251482中记载的装置。简而言之，使用了 He-Cd激光作为激发光源，并使He-Cd 激光的输出功率为30 32mW。由激发光源产生的激发光强度为1 lOW/cm2左右， 试样正前方的激发光输出功率为250 400yW左右。分光器的焦点距离为50cm、分光 器的衍射光栅的刻线根数1200根/_、闪耀波长(衍射效率最大时的波长)为330nm。 作为制冷机，使用了制冷温度可设定为绝对温度10 200开尔文的设备。光检测器基于 CCD检测器，1024ch，液氮冷却方式。包含分光器和光检测器的整个系统使用的是被称 为SPECTRUM 1系统(HORIBA JOVIN YVON公司制造)的设备。在图22的测定结果中，以空心圆圈(〇)表示的曲线为氮掺杂ZnO，其它2条 曲线为氮掺杂MgZnO。就ZnO而言，使其以氮掺杂浓度2X IO19cm 3形成后进行测定； 就MgZnO而言，对于MfeuZnO,使其以氮掺杂浓度2 X IO19cm 3形成后进行测定，对于Mg011ZnO,使其以氮掺杂浓度7X IO18cm 3后进行测定。图22的横轴代表发光能量(单 位eV)，纵轴代表PL强度，在进行PL测定时，以常用的任意单位(对数标尺)表示。 为了易于对各谱图的形状进行比较，使各个谱图的原点位置相互错开。此外，图24表示图22的坐标图的横轴标尺从3.05 3.65eV范围扩大至1.7 3.7eV范围的图；图23表示图22的坐标图的横轴标尺扩大至2.7 3.7eV的图。图22 图24中示出的PI、P2、P3分别表示带边发射(K > K端発光)。对于氮掺杂ZnO而言，正如此前已知的，在低于图22 图24的Pl上示出的带 边发射峰能量的低能量侧，会出现被称作施主-受主对(Donor-AcceptorPair : DAP)的受 主掺杂时特有的发光峰。所述的DAP发光位置，按照下述方式确定。使DAP发光能量为Edap、最低激发能量为Ee、施主能级为Ed、受主能级为Ea、 施主与受主间的距离为rDA、真空介电常数为ε ρ相对介电常数为％、电子的电荷为e、 普朗克常数为h、LO (Longitudinal OpticaK纵光学))声子的频率为ω ω时，满足Edap = Eg-Ed-Ea+ (e2/4 π ε 0 ε rrDA) - (mh ω L0/2 π )。其中，m为O以上的整数。作为所述的DAP发光峰位置，由于其通过上式确定，因此，通常当施主、受主 的种类及其浓度确定时，则可确定该DAP发光峰位置。将3.3eV作为带边发射区域与DAP发光区域的分界线时，在能量低于3.3eV的 低能量侧显示出DAP发光区域。另一方面，如图24所示，在相比于DAP区域能量更低 的一侧，存在随着能量降低PL强度提高的区域，可观察到氮掺杂特有的深能级发光。在 图中示出的A附近的能量区域，对于ZnO，该深能级发光强度变得非常大。至于该深能 级发光的起因尽管尚未经过鉴定，但已知是由缺陷引起，而深能级发光强时，表示产生 了较多缺陷。另一方面，对于MgZnO，其深能级发光强度低一个数量级以上，可观察到 MgZnO的显著特征。对于MgZnO，因氮掺杂而产生的缺陷程度小。已知当PL的激发光密度提高时，DAP发光的发光峰会发生蓝移，主要利用这一 现象进行鉴定。实线和虚线表示的曲线对应于MgZnO，而由于MgZnO为宽间隙，因此 在MgZnO的曲线上，能够在与ZnO的带边发射峰Pl相同的位置处隐约观察到与ZnO的 带边发射峰相同的峰。由此可知，对于氮掺杂ZnO，以3.3eV为分界线，达到3.3eV以 上时DAP发光较ZnO带边发射强。进行受主掺杂时带边发射减弱、DAP发光增强的现 象，对于ZnSe、GaN的情况也通常会出现，并非特别的异常现象。由于该事实存在根 据，因此用ZnO尝试ρ型化是常规采用的方法。可是，如图22 图24所示，MgZnO的行为完全不同。图中的虚线和实线为氮 掺杂MgZnO，无论是哪一个，其带边发射P2、P3附近的发光均比DAP发光强。特别是 实线的数据，尽管与ZnO曲线的氮浓度完全相同，但其DAP发光非常弱。这是MgZnO 的显著特征，可以认为是自补偿效应得到了降低。另一方面，如上所述，与氮掺杂ZnO相比，氮掺杂MgZnO的深能级发光强度 非常小。这表示，在进行氮掺杂时，MgZnO产生的点缺陷少，非掺杂MgZnO和非掺杂 ZnO均表现出相同趋势。如图18所示，与ZnO相比，MgZnO在条带附近以外的多元能 级少。图18是被称作时间分辨光谱(TRPL)的曲线，该曲线以经过外部激光激发后的经 过时间为横轴、某个任选选择的波长下的PL光强度(此时，是ZnO和MgZnO的带边强度)为纵轴，示出了 PL光强度的衰减情况，在推算发光成分、非发光成分时使用。图18 (a)表示MgZnO的TRPL光谱，图18 (b)表示ZnO的TRPL光谱。并且， 图18 (a)、(b)的横轴均代表自最初PL发光开始经过的时间(单位ns)，纵轴均代表PL 强度，该强度以PL测定时常规采用的任意单位(对数标尺)表示。在PL强度的时间变化中，PL强度呈指数函数地衰减，表示不存在多余的发光 能级。在谱图上，PL强度取对数时成一直线状的情况为佳。实线表示的是以多个指数 函数的组合拟合测定曲线时的拟合结果。对于成一直线的情况，可以仅采用一个指数函 数。对于ZnO的情况，如图18(b)所示，不成一直线；而对于MgZnO，如图18(a)所 示，成一直线。可见，MgZnO的情况产生的多余能级少、易实现最优化，生长条件的容 许范围宽，适于用作器件材料。另外，可以认为，与ZnO相比，MgZnO因自补偿效应 的降低更容易通过受主掺杂来实现ρ型化。在图19(a)的构成中，在氮掺杂MgxiZnO层52上设置有由Hg(水银)制成的电 极53和电极54。电极53以电极54为中心围绕该电极54而形成为环状。电极53、54 与氮掺杂ZnO层52之间发生肖特基(Schottky)接触，但电极53的面积相对大1个数量级 以上，因此可以看作是欧姆接触。将电极54相对于电极53偏向为正时的电压视为正， 制作了曲线，对应于图19(b)。图19(b)示出了图19(a)的构成的电流-电压特性(IV特 性)，横轴代表电压(单位V)、纵轴代表电流(单位A)。当氮掺杂MgxiZnO层52为η型时，如果向电极54施加正电压，则对于电极侧 的电子而言，势垒下降，电子从氮掺杂MgxiZnO层52侧流出。另一方面，当氮掺杂 MgxiZnO层52为ρ型时，如果向电极54施加正电压，则对于空穴而言，势垒提高，电流 不流通。相反，如果向电极54施加负电压，则对于空穴而言，势垒下降，电流流通。因此，氮掺杂MgxiZnO层52进行ρ型化时的理想曲线是如虚线表示的S那样的 曲线。在使氮掺杂MgxiZnO层52的氮掺杂量为1 X IO19左右的情况下改变Mg组成，对 于使X = O来形成氮掺杂ZnO层52的情况、和使X = 0.14来形成氮掺杂Mgcu4ZnO层 52的情况的IV特性进行了比较。图中的“:Ν”代表氮掺杂。由图18(b)可知，当存在 IX IO19左右的氮掺杂量时，ZnO仍然为η型，但MgZnO表现出类似于S曲线的特性、即 ρ型行为。因此，MgZnO更容易发生氮掺杂的活化。综上，MgZnO适于用来构成受主 掺杂层。此外，正如上述说明的，不使用ZnO结晶单体、而是通过含有Mg成分的 MgZnO来形成发挥器件功能性作用的活性功能层时，从易实现最优化、生长条件的容许 范围宽、适于用作器件材料、具有基底效果、膜表面的粗糙少、可减少晶体缺陷的效果 等方面考虑，对于工艺稳定性是有利的。这里，所述的活性功能层是指，发挥主动作用、而非被动作用的层，例如，是 指具有下述构成的层。第一，是LED (发光二极管)或LD (激光二极管)中的发光层或 发光区域部分。其中，当发光区域由pn结形成时，其ρ型层和η型层相当于该部分。此 外，还包括诸如MQW (Multi Quantum Well (多量子阱))活性层或SQW (Single Quantum Well(单量子阱))活性层那样的具有量子阱结构的层叠体等。第二，MOS(Metal Oxide Semiconductor (金属氧化物半导体))结构或 MIS (Metal Insulator Semiconductor (金属绝缘 体半导体))结构等构成的电场效果晶体管(FET)中发生翻转分布的通道层。第三，是光电二极管(PD)中的吸光层以及产生整流作用的层。例如，在使金属和半导体层接触时， 会形成肖特基接合，而此时的半导体层即相当于上述的层。在上述的活性功能层中，形 成的是使用了含有Mg成分的MgZnO、而未单独使用ZnO结晶的结构。在TFT中，使 通道部分为MgZnO。图20示出了在活性功能层中使用了 MgZnO的LED (发光二极管)结构的一例。 在ZnO基板61上，形成有η型MgZnO层62、活性层63、ρ型MgZnO层64。ρ型MgZnO 层64相当于受主掺杂层。活性层63由MgZnO单层构成、或由多量子阱结构(MQW)构 成，所述多量子阱结构(MQW)是用带隙比MgY1ZnO层大的MgY2ZnO层(O < Y2 < 1、 Yl < Y2)夹持MgY1ZnO层(O < Yl < 1)而得到的结构。另外，在ρ型MgZnO层64 上，设置有由Ni膜65a和Au膜65b形成的ρ电极65 ；在ZnO基板61的背面，设置有由 Ti膜66a和Au膜66b形成的η电极66。在ρ电极65上上，形成有由Ni膜67a和Au膜 67b构成的引线接合用电极67。这里，作为发光层的活性层63即相当于活性功能层。图21示出了在活性功能层中使用MgZnO的光电二极管结构的一例。在ZnO 基板71上，形成有η型MgZnO层72、作为有机物电极的PEDOT:PSS73。 形成的 PEDOT:PSS73的膜厚可以是例如50nm左右，并且在PEDOT:PSS73上，形成有引线接合 用Au膜74。另一方面，在ZnO基板71的背面，形成有由Ti膜75a和Au膜75b构成的 电极75。这里，由于PEDOT:PSS73和η型MgZnO层72呈肖特基接合状态，因此η型 MgZnO层72会起到吸光层的作用或产生整流作用的层的作用，其相当于活性功能层。此外，对于上述图11(a)的NPN结构的MOS型晶体管的情况，ρ型层作为通道 层。因此，受主掺杂MgZnO层23相当于通道层，但此时是受主掺杂MgZnO层23兼具 受主掺杂层及活性功能层这两者的功能的例子。在图11 (b)中，受主掺杂MgZnO层35 相当于受主掺杂层及活性功能层这两者。需要说明的是，本发明的半导体元件的构成并 不限于上述实施例，还包括在此未作出记载的各种实施例等。
权利要求
1.一种ZnO类半导体元件，其是在基板上通过晶体生长层叠ZnO类半导体而形成的 ZnO类半导体元件；该ZnO类半导体元件包含受主掺杂层，所述受主掺杂层包含MgYZni_Y0且包含至少 1种受主元素，并且，该ZnO类半导体元件中与所述受主掺杂层相接触地形成有非掺杂的 MgxZivxO层或者经过了施主掺杂的MgxZivxO层，其中，MgyZiVYO中的Y满足O < Y < 1，MgxZivxO 中的 X 满足 O < X < 1。
2.—种ZnO类半导体元件，其是在基板上通过晶体生长层叠ZnO类半导体而形成的 ZnO类半导体元件；该ZnO类半导体元件包含受主掺杂层和η型MgzZivzO层，所述受主掺杂层包含 MgyZn1^O且包含至少1种受主元素，所述η型MgzZi^zO层包含至少1种施主元素， 并且，该ZnO类半导体元件中形成有非掺杂或经过了施主掺杂的MgxZivxO层，该 MgxZivxO层位于所述受主掺杂层与η型MgzZivzO层之间且与这两层中的任一层相接 触，其中，MgzZivzO中的Z满足< 1，且MgYZni_Y0中的Y满足O < Y < 1。
3.根据权利要求1或2所述的ZnO类半导体元件，其中，在接近基板的一侧形成所 述受主掺杂层。
4.根据权利要求1 3中任一项所述的ZnO类半导体元件，其中，所述非掺杂或经 过了施主掺杂的MgxZivxO层的Mg组成X在O < XS0.5的范围。
5.根据权利要求1 4中任一项所述的ZnO类半导体元件，其中，所述受主掺杂层 的受主元素中的至少1种为氮。
6.根据权利要求1 5中任一项所述的ZnO类半导体元件，其中，所述η型 MgzZivzO层的施主元素中的至少1种为IIIA族元素。
7.根据权利要求1 5中任一项所述的ZnO类半导体元件，其中，除了所述受主掺 杂层以外，还形成有发挥作为元件的目的的功能的活性功能层，且所述活性功能层包含 MgZnO。
全文摘要
本发明提供一种ZnO类半导体元件，该元件的特征在于，在形成含有包含ZnO类半导体的受主掺杂层的层叠体时，能够在不使受主元素浓度降低的情况下，抑制受主掺杂层或在受主掺杂层之后形成的层的平坦性劣化及晶体缺陷增加，并且能够使膜的特性得以稳定化。其中，在ZnO基板1上依次层叠有n型MgZZn1-ZO(0≤Z＜1)层2、非掺杂MgZnO层3、MQW活性层4、非掺杂MgXZn1-XO层5、受主掺杂MgYZn1-YO层6。受主掺杂MgYZn1-YO(0＜Y＜1)层6中包含至少1种受主元素，并且，在该层上相接触地形成有非掺杂的MgXZn1-XO(0＜X＜1)层5。由此，可以在向受主掺杂层中充分导入受主元素的同时，使受主掺杂层的表面平坦性得到改善。
文档编号H01L33/02GK102017197SQ20098011400
公开日2011年4月13日 申请日期2009年2月20日 优先权日2008年2月21日
发明者中原健, 塚崎敦, 大友明, 川崎雅司, 汤地洋行, 田村谦太郎, 赤坂俊辅 申请人:罗姆股份有限公司